JPS6327735B2

JPS6327735B2 -

Info

Publication number: JPS6327735B2
Application number: JP58054154A
Authority: JP
Inventors: Shunichiro Nakamura
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1983-03-30
Filing date: 1983-03-30
Publication date: 1988-06-06
Also published as: JPS59178549A

Description

【発明の詳細な説明】この発明は、テスト性の向上を計つた論理回路
におけるシフトリング回路に関するものである。

近年、LSI（大規模集積回路）の集積度が著し
く向上するとともに、１つのテストされる単位の
中に含まれる論理の量が増えてきたため、作業員
によるテスト生成方法では、テスト生成のための
時間、およびコストが急激に増加する。これに対
処するため、従来は、論理回路中の記憶保持子
（ラツチ）にシフト機能を付加し、このすべての
ラツチをシフトパスにより接続して、１つのシフ
トレジスタ（以下これをシフトリング回路と呼
ぶ）を構成する方法が一般に広く用いられてい
る。

このように構成されている従来のシフトリング
回路においては、たとえばLSTのような１個の
テスト対象の中の多数の記憶保持子（ラツチ）
は、そのすべてがシフトリング回路につながるた
め、シフトパスを介して各ラツチの値を外部に取
り出したり、あるいは任意の値を各ラツチにセツ
トすることも可能で、これらの各ラツチは、疑似
入力／出力端子と見做すことができ、その全体が
組合せ回路化（ラツチを含まないゲートのみの回
路）されることになり、いわゆる「Ｄアルゴリズ
ム」等のCAD（Computer aided design）プログ
ラムによる自動的なテスト生成が可能となるもの
である。

第１図は上述したシフト機能を有する従来のラ
ツチのブロツク図で、１は2TO1セレクタで、シ
フトモード端子「Ｓ」が“１”の値のときには、
シフトイン入力「SI」が選択され、またシフトモ
ード端子「Ｓ」が“０”の値のときは入力「Ｄ」
が選択されるようになされている。２，３は、レ
ベルセンシテイブラツチで、端子「CLK」が
“１”の値のときは、端子「DI」の値がそのまま
端子「DO」に出力され、また端子「CLK」が
“０”の値のときは、“０”となる直前の端子
「DO」の値が保持されるようになされている。

次に、第２図は上述した第１図全体のラツチを
１つのブロツクにまとめたシフトレジスタラツチ
５を示すもので、通常の動作時には、このシフト
レジスタラツチ５のシフトモード入力端子「Ｓ」，
Ａクロツク入力端子「Ａ」，Ｂクロツク入力端子
「Ｂ」の３個の入力端子の値は“０”に保持され
るようになされている。なお、Ａクロツクおよび
Ｂクロツクは一般に「シフトクロツク」と呼ば
れ、シフト専用に使用されるクロツクであること
はいうまでもない。そして、このとき、データ入
力端子「Ｄ」は第１のラツチ２の端子「DI」に、
また、通常クロツク入力端子「Ｃ」はORゲート
４を経て第１のラツチ２の端子「CLK」に、さ
らに第１のラツチ２の端子「DO」は「Ｏ」端子
にそれぞれ１対１でつながるようになされてお
り、シフトレジスタラツチ５は通常のラツチの動
作を行なうようになされている。

次に、シフトモードのときには、上記シフトモ
ード端子「Ｓ」の値は“１”にセツトされ、また
通常クロツク入力端子「Ｃ」は“０”に保持され
ると共に、上記Ａクロツク端子「Ａ」，およびＢ
クロツク端子「Ｂ」は順次付勢され、シフトイン
端子「SI」の値がシフト端子「SO」に伝達され
るように構成されており、その状態を第３図のタ
イムチヤートに示している。

次に、第４図はLSIのような１つの論理モジユ
ール６の中で、複数のシフトレジスタラツチ５
Ａ，５Ｂ，５Ｃおよび５Ｄのシフト端子「SO」
と、シフトイン端子「SI」とをそれぞれ接続して
シフトリング回路を構成した状態を示すブロツク
図で、シフトレジスタラツチ５Ｂと、５Ｃの間の
破線は、その間に図示していないが、多数のシフ
トレジスタラツチが接続されていることを示すも
のである。

以上のように構成された第４図のシフトリング
回路をシフトするには、まず、論理モジユール６
の通常クロツク端子「C1」、および「C2」の値を
“０”に、また、シフトモード端子「S1」の値を
“１”に、さらに、シフトイン端子「SI1」にシフ
トインデータをそれぞれセツトしたあと、端子
「A1」と、端子「B1」から、上述した第３図の
場合と同様に、それぞれＡクロツク、およびＢク
ロツクを印加すれば、シフトアウトデータは端子
「SO1」から順次出力されるわけである。

なお、上述したシフトリング回路をテスト以外
の別の用途に使用することも可能で、たとえば、
システム動作中にエラーが発生したとき、システ
ムのクロツクを停止させ、サービスプロセツサが
シフトリング回路につながるシフトレジスタラツ
チの内容をシフトアウトしてエラー解析用のデー
タとしてこれを記録するいわゆる「ログアウト」
用に使用することもできるが、このようにシフト
リング回路をテスト以外の用途に用いると次のよ
うな問題が発生する。

すなわち、上述した第４図のシフトリング回路
で、シフト動作が行なわれるときは、通常クロツ
クは停止され（端子「C1」「C2」を“０”に固
定）、各シフトレジスタラツチはシフトデータの
通り道となる。すなわち、シフトの実行中は、各
シフトレジスタラツチの通常機能は完全に停止す
るようになされている。しかしながら、上述した
シフトリング回路を「ログアウト」に使用するよ
うな場合は、ログアウト中も或るシフトレジスタ
ラツチは通常通り動作しなければならないことが
ある。たとえば、「ダイナミツクRAM」のリフ
レツシユ制御回路がこれに相当し、上記第４図に
示すシフトレジスタラツチ５Ｃ，５Ｄが上述した
ようなシフトレジスタラツチである場合には、こ
のシフトレジスタラツチ５Ｃ，５Ｄは「ログアウ
ト」の実行中であつても通常通り動作しなければ
ならない。すなわち、これらのシフトレジスタラ
ツチの端子「Ｃ」へのクロツク供給が停止しては
ならないし、これらのシフトレジスタラツチがシ
フトデータの通路になつてもいけない。したがつ
て、上述したようなシフトレジスタラツチを含む
論理モジユールのシフトリング回路は、「ログア
ウト」のための「シフトパス」から取除く必要が
あるが、第４図において、シフトレジスタラツチ
５Ｃ，５Ｄだけをシフトリング回路から外しても
よい。しかしながら、この場合のシフトリング回
路は、「ログアウト」に使用することが可能にな
つても、CADプログラムによる自動テスト生成
が不可能になる欠点がある。

また、他の手段として、第４図に示すシフトレ
ジスタラツチ５Ｃ，５Ｄと、その他のシフトレジ
スタラツチ５Ｃ，５Ｄとを別のグループに分け、
全く別個の２つのシフトリング回路にする方法
で、シフトレジスタラツチ５Ｃ，５Ｄを含まない
側のシフトリング回路はテスト用と、ログアウト
用の両方に使用し、シフトレジスタラツチ５Ｃ，
５Ｄによつて構成されたシフトリング回路はテス
ト用にのみ使用するようにしたものであるが、こ
のような場合には、２組のシフトリング回路を必
要とするため、論理モジユール６の各端子「SI1」
「A1」「B1」「S1」および「SO1」が２セツト必
要となり、５ピンの増加となる。そして、論理モ
ジユール６がLSIの場合には、ピンはきわめて貴
重であり、ピンの増加は大きな負担となる欠点が
ある。

この発明は、かかる点に着目してなされたもの
で、モジユールのピンの量を多く増やすことな
く、ログアウト用にも使用することができるシフ
トリング回路を提供しようとするものである。

すなわち、第５図はこの発明の一実施例を示す
もので、１１はLSIのような１つの論理モジユー
ルで、１２はログアウトのためのシフトが行なわ
れてよい複数のシフトレジスタラツチ５Ｅ，５Ｆ
等を接続して構成された第１のシフトリング回
路、１５はログアウト中も正常に動作しなければ
ならない複数のシフトレジスタラツチ５Ｇ，５Ｈ
等を接続して構成された第２のシフトリング回路
で、上記論理モジユール１１のシフトイン端子
「SI1」は、上記第１のシフトリング回路１２のシ
フトイン端子「SI」に接続され、また、この第１
のシフトリング回路１２のシフト端子「SO」は
第２のシフトリング１５のシフトイン端子「SI」
に接続されるとともに、2TO1セレクタ１８の一
方の入力となるように構成されている。さらに、
上記論理モジユール１１の入力端子「Ｔ」はこの
発明の特徴とするところのもので、この入力端子
「Ｔ」にはテストモードか否かを示す信号が入力
され、また、テスト時には、この入力端子「Ｔ」
の値は、“１”にセツトされるようになされてお
り、これによつてANDゲート１９，２０および
２１が開いてシフトモード端子「S1」，Ａクロツ
ク端子「A1」，Ｂクロツク端子「B1」の値が、
第２のシフトリング回路１５を構成する各シフト
レジスタラツチ５Ｇ，５Ｈ等に伝達されるように
なされている。また、上記2TO1セレクタ１８に
おいては、第２のシフトリング回路１５の出力が
選択され、論理モジユール１１の端子「SO1」に
出力される。

したがつて、この場合には、上記第１のシフト
リング回路１２と、第２のシフトリング回路１５
とは互いに接続されて１つのシフトリング回路に
なつた状態で動作する。

次に、システムとして動作する場合の入力端子
「Ｔ」は“０”の値にセツトされ、ANDゲート１
９，２０および２１が閉じて第２のシフトリング
回路１５に属する各シフトレジスタラツチ５Ｇ，
５Ｈの各端子「Ｓ」，「Ａ」，「Ｂ」の値は“０”に
なるとともに2TO1セレクタ１８においては、入
力端子「Ｔ」が“０”であることによつて、第１
のシフトリング回路１２の出力が選択され、論理
モジユール１１の端子「SO1」に出力される。

次に、エラーが発生して、ログアウトが行なわ
れるときは、端子「C1」のクロツクが停止され
るとともに、端子「S1」は“１”にセツトされ、
端子「A1」と「B1」からそれぞれＡクロツクと
Ｂクロツクとが印加されて、第１のシフトリング
回路１２のみが端子「SO1」からシフトアウトさ
れるように構成されている。このとき、上記第２
のシフトリング回路１５に接続された各シフトレ
ジスタラツチ５Ｇ，５Ｈ等の端子「Ａ」「Ｂ」
「Ｓ」は“０”のままであり、しかも端子「C2」
からの通常クロツクも停止しないため、これらの
シフトレジスタラツチ５Ｇ，５Ｈ等は通常の動作
を続けるわけである。

以上述べたように、この発明のシフトリング回
路によればLSI等のモジユールにおいて、モジユ
ールのピンの量を多く増やすことなく（１ピンの
み増加）、テスト時には論理モジユール内のすべ
てのシフトレジスタラツチを互いに接続したシフ
トリング回路が形成され、また、システム動作中
のログアウト実行時には、ログアウトすべきシフ
トレジスタラツチのみを接続したシフトリング回
路が形成されるから、上述したようにCADプロ
グラムによる自動テスト生成はもちろん、この発
明のシフトリング回路は、ログアウト等の他の用
途にも使用することができる優れた効果を有する
ものである。

【図面の簡単な説明】

第１図はシフト機能を有する従来のラツチを示
すブロツク図、第２図は複数のラツチを１つのブ
ロツクにまとめたシフトレジスタラツチのブロツ
ク図、第３図はシフトレジスタラツチ内でシフト
が行なわれた場合のタイムチヤート、第４図は
LSI等の１つの論理モジユール内のシフトリング
回路を示すブロツク図、第５図はこの発明の一実
施例を示すブロツク図である。図面中、５Ｅ，５Ｆ，５Ｇおよび５Ｈはシフト
レジスタラツチ、１１は論理モジユール、１２は
第１のシフトリング回路、１５は第２のシフトリ
ング回路、１８はセレクタ、１９，２０，２１は
ANDゲートである。なお、図中同一符号は同一
または相当部分を示す。

Claims

【特許請求の範囲】１論理モジユール内に、シフト機能を有する複
数のシフトレジスタラツチからなる第１のシフト
リング回路と、第２のシフトリング回路とを設け
たものにおいて、テスト時には論理モジユール内
のすべてのシフトレジスタラツチを互いに接続し
たシフトリング回路を形成し、またシステム動作
中のログアウト実行時には、ログアウトすべきシ
フトレジスタラツチのみを接続したシフトリング
回路を形成するセレクタを上記第１と第２のシフ
トリング回路に挿入したことを特徴とするシフト
リング回路。２セレクタとして2TO1セレクタを用いたこと
を特徴とする特許請求の範囲第１項記載のシフト
リング回路。３セレクタは、第１のシフトリング回路の出力
と、第２のシフトリング回路の出力とを入力し、
テスト信号がONのときには第２のシフトリング
回路の出力を選択し、テスト信号がOFFのとき
には第１のシフトリング回路の出力を選択して、
論理モジユールのシフトアウト端子に出力するよ
うにしたことを特徴とする特許請求の範囲第１項
記載のシフトリング回路。