JPS62212582A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の診断回路に係わり、特に大規
模集積回路（以下ＬＳＩと略）を１つのセルとしそれら
を組合せたＬＳＩの診断に好適な半導体集積回路の診断
回路に関する。

〔従来の技術〕

ＬＳＩが正常に動作するかどうか判断するために診断回
路を内蔵することは良く知られている。例えば特開昭５
６−９２６５２号公報罠記載されて〜・るように、ラッ
チに診断用データをスキャンインし、そのデータで次の
ラッチまでの論理回路を診断する。しかし論理回路とし
てＬＳＩ例えばマイクロプロセッサあるいは周辺ＬＳＩ
のように内部にランチを持っておりかつ機能的にまとま
ったものを診断する点については配慮されてぃなかった
。

〔発明が解決しようとする問題点〕

ＬＳＩの大規模化に伴（・、マイクロプロセッサあるい
は周辺ＬＳＩの機能を組合せて１つのＬＳＩを作ること
が提案されている。この場合、マイクロプロセッサおよ
び周辺ＬＳＩについては従来より、各々確立した技術が
あるので、１つのＬＳＩ化に当っては、各ＬＳＩのその
ままのパターンを１つのチップ上に設け、各ＬＳＩの機
能を１チツプ上に作成する。この１つになったＬＳＩが
正常に動作するがどうかを一括にテストするにはテスト
パターンを作成する上で大変な労力を要す。この為、上
記従来技術にみもれるように、マイクロプロセッサ等の
各機能を分断してラッチを設け、このラッチに診断デー
タをスキャンインするならばマイクロプロセッサ等の各
機能に設けられたラッチにスキャンイン回路を追加する
ことになり、新たな設計の労力を袈することになる。さ
ｂに各機能についてぴ工を分断することになるので、従
来の独立したＬＳＩでめったマイクロプロセッサあるい
は周辺ＬＳＩ用に既に作成されていたテストパターンを
も役に立たないものとなる。また、マイクロプロセッサ
と周辺ＬＳＩの各機能の間にスキャンイン用のラッチを
設けることは、それらがバス構成できるというメリット
をも破壊する等の問題があった。

本発明の目的と１−るところは、既に確立した技術をも
つマイクロプロセッサあるいは周辺ＬＳＩの機能な組も
せて１つのＬＳＩを作る場合、診断用回路を通常動作時
には分離す少と同時に、診断時には１つのマイクロプロ
セッサあるいは周辺ＬＳＩとして診断ができるようにす
ることにある。

〔問題点を解決するための手段〕

上記目的は、１つのＬＳＩ内でマイクロプロセッサ機能
あるいは周辺ＬＳＩ機能を接続する信号線上にトランス
ファ用のＭｏｓトランジスタを設げると同時に、そのＭ
Ｏｓトランジスタの出方側にトランファ用ＭＯＳトラン
ジスタを介した診断回路を接続することにより達成され
る。

〔作用〕

通常動作時には、マイクロプロセッサ機能あるいは周辺
ＬＳＩ機能間のトランスファ用λ４０ｓトランジスタを
導通し、診断回路に接続したトランスファ用賃兇トラン
ジスタを遮断する。これによって、マイクロプロセッサ
機＄１＠あるいは周辺ＬＳＩ機能はそれらの間で信号の
送受を行ない動作する。

診断時には、マイクロプロセッサ機能あるし・は治辺Ｌ
ＳＩ機能間のトランスファ用ＭＯＳトランジスタを遮断
し、診断回路に接続したトランスファ用ＭＯＳトランジ
スタを導通する。これによって、マイクロプロセッサ機
能あるいは周辺ＬＳＩ機能をまわりの回路と切り離し、
診断回路から入力ができまた出力ができる。従って、診
断回路からターゲットとなったマイクロプロセッサある
いは周辺ＬＳＩを単独にテストかでざる。

以上を＠２図を用いて説明する。１つのＬＳＩ１゜の中
に、マイクロプロセッサ機能ブロック１と周辺ＬＳＩ機
能ブロック２１診断回路５を内蔵している。通常動作時
は第２図（α）Ｋ示すように、マイクロプロセッサ機能
ブロック１と周辺ＬＳＩ機能ブロック２カＬＳ１１０と
して動作する。次にマイクロプロセッサ＠能ブロック１
の診断時は第２図（ｂ）に示すよう・に、マイクロプロ
セッサ機能ブロック１とＪＦｆ１辺ＬＳＩ機能ブロック
２の接続を切り離し、マイクロプロセッサ機能ブロック
１と診断回路３を接続する。ここで、ａ断データは、　
ＬＳｌｌｏの外部入力ピンと診断回路５の出力ビンから
供給する。この診断データによるマイクロプロセッサ機
能ブロック１の動作結果は、外部出力ビンと診断回路３
０入カビンに出力される。この結果を期待値と比較し、
さらに次の診断データを入力することを順次行なう。ま
た、周辺ＬＳＩ機能ブロック２の診断。

時は第２図（Ｃ）に示す。これも上記と同様、外部ピン
と診断回路３によって診断を行なう。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。従来
のマイクロプロセッサの機能を持つマイクロプロセッサ
機能ブロック１および従来の周辺ＬＳＩの機能を持つ周
辺ＬＳＩ　機能ブロック２か、１つのチップ上に形成さ
れ、１つのＬＳＩ１ｏとなっている。マイクロプロセッ
サ機能ブロック１の信号は直接ＬＳ１１ｏの外に接続す
るものとＬＳ１１ａ内の周辺ＬＳＩ機能ブロック２に接
続するものかある。周辺ＬＳＩ機能ブロック２と接続す
る信号のうち、マイクロプロセッサ機能ブロック１の出
力信号Ａと入力信号Ｂはトランスファ用ＭＯＳトランジ
スタ２゜を介して接続する。また、双方向信号Ｃはトラ
ンスファ用ＭＯ８トランジスタ２０を２ケ介して悔続す
る。信号Ａと信号Ｂはトランスファ用ＭＯ８トランジス
タ２０の出力側にトランス、ファ用ＭＯ８トランジスタ
３０を介して診断回路３に接続する。双方向信号Ｃは２
ケのトランスファ用ＭＯＳトランジ、’、夕２０の間に
トランスファ用ＭＯＳトランジスタ３ｏを介して診断回
路５に接続する。通常動作時と診断時を分ける信号Ｅは
ゲート１０に入力する。ゲート１０の出力は正極性と負
極性がある。ゲート１０の正極性出力はＯＲゲート１２
．１３に入力する。ゲート１０の負極性出力は診断回路
３へ接続したトランスファ用〜ＤＳトランジスタ３０の
ゲートに入力する。診断時にマイクロプロセッサ機能ブ
ロック１と周辺ＬＳＩ機能ブロック２を分げる信号Ｆは
ゲート１１に入力する。ゲート１１の出力は正極性と負
極性がある。

ゲート１１の正極性出力はＯＲゲート１３に入力し、負
惰性出力はＯＲゲート１２に入力する。ＯＲゲート１２
の出力は信号Ａと双方向４５号Ｃのマイクロプロセッサ
機能ブロック１側のトランスファ用ｋ［）Ｓ　）ランク
、スタ２０．２０．２０．２０．　のゲートに入力する
。ＯＲゲート１５の出力は信号Ｂと双方向信号Ｃの周辺
ＬＳＩ側のトランスファ用ＭＯ８トランジスタ２０．２
０．２０６れている。信号Ｇはセレクタ５０のセレクト
信号に入力し、データ１とトランスファ用ＭＯＳトラン
ジスタ５０からの＜ｓ号Ｈをセレクトする。セレクタ５
゜の出力はフリップフロップ４０のデータに入力し、そ
のフリップフロップ４０のクロックにはクロックＱ１を
用いる。フリップフロップ４０の出力は、次段のデータ
１として出力すると同時にフリップフロップ４１のデー
タに入力する。そのクロックとしてはクロックＱ２を用
も・る。フリップ７０ツブ４１の出力はトランスファＮ
９ＤＳトランジスタ６０を介して信号Ｈに接続する。一
方、データ２はフリップフロップ４２のデータに入力し
、そのクロックはクロックＱ３を用いる。フリップフロ
ップ４２の出力は、次段のデータ２として出力すると同
時に７リツプフロツプ４５のデータに入力する。フリッ
プフロップ４５はクロックＱ５をクロックに入力し、そ
の出力は上記トランスファ吊線オドランジスタロ０のゲ
ートに入力する。各クロックおよび（１！号Ｇの説明に
後述する。

まず、通常動作時につ（・て第１図を用（・て説明する
。

通常動作時は信号Ｅを高電位とする。これによって、ゲ
ート１０の負極性出力は低電位となり、トランスファ用
ＭＯＳトランジスタ３０は遮断し、診断回路は切り離さ
れる。また、ゲート１０の正極性出力はＯＲゲート１２
．１３を介して、トランスファ用ＭＯ８トランジスタ２
０に高電位を入力する。従って、トランスファ用Ｗｆ）
Ｓ　トランジスタ２ｏは婆通し、マイクロプロセッサ機
能ブロック１と周辺ＬＳＩ機能ブロック２は接続される
。この状態でマイクロプロセッサ機能ブロック１と周辺
ＬＳＩ機能ブロック２は機能的に動作することができる
。

マイクロプロセッサ機能ブロック１の診断時は、信号Ｅ
を低電位にすると同時に、信号Ｆも低電位とする。信号
Ｅを低電位にするとゲート１０の負極性出力は高電位と
なり、トランスファ用＆ＤＳ　トランジスタロ０は導通
し、診断回路が接続する。信号Ｆを低電位にすると、ゲ
ート１１の負極性出力が高電位となり、ＯＲゲート１２
の出力が高′亀位となる。

これによって、信号Ａと双方向信号Ｃのマイクロプロセ
ッサ機能ブロック１側のトランスファ用ＭＯＳトランジ
スタ２０，２０２２０．２０．が導通する。また、ＯＲ
ゲート１３の出力は低電位となるため、信号Ｂと双方向
信号Ｃの周辺ＬＳＩ機能ブロック２側のトランスファ用
ＭＯ８トランジスタ２０．２０．２０．２０８　は遮断
する。この結果、マイクロプロセッサ機能ブロック１は
診断回路３と直接接続したことになる。

ここで、診断回路３と外部入出力信号によって、マイク
ロプロセッサ機能ブロック１を動作させることができる
。診断回路３の動作は第３図を用いて説明する。まず、
診断データを入力するに先立ち、マイクロプロセッサ機
能ブロック１の入力となる信号あるいは出力となる信号
があり、診断回路３を各信号Ｈを出力あるいは入力に設
定する。

このためには、データ２から診断回路３が出力となる場
合高電位、入力となる場合低電位をクロックＱ３を用い
てフリップフロップ４２に順次入力する。

フリップフロップ４２の出力が次段のデータ２になりて
いるため、クロックＱ３を７リツプフロツプ２０の段数
繰り返すことにより全段のフリップフロップ４２にデー
タが設定されることになる。これが完了した後、クロッ
クＱ４を入力することによって、フリップフロップ４３
にデータを設定する。フリップフロップ４３の出力が高
電位ならば、トランスファ用ＭＯ８トランジスタロ０が
導通し、低電位ならば遮断する。この後診断データを入
力するが、この時信号Ｇを高電位とする。信号Ｇを高電
位とすること罠よってセレクタ５００Å力はデータ１を
選択する。このデータ１かもマイクロプロセッサ機能ブ
ロック１が入力となるところへ所定の診断データが入力
される様にクロックＱ１を入力することによって順次入
力し、フリップフロップ４０に設定する。フリップフロ
ップ４０の設定が完了した後クロックＱ２を入力し、フ
リップフロップ４１に設定する。

このフリップフロップ４１に設定した診断データは、ト
ランスファ用ＩｖｉＯＳトランジスタ６０が導通してあ
り、さらにトランスファ用＆１０Ｓ　トランジスタ３０
が導通しであることからマイクロプロセッサ機能ブロッ
ク１に入力される。この時外部入力もクロック２と同時
に入力するとマイクロプロセッサ機能ブロック１は診断
データに従りた動作を行ない出力１ろ。この出力結果は
外部に出力されると同時に診断回路３が入力となってい
る信号Ｈに出力される。ここで、信号Ｇを低電位としセ
レクタ５０を１５号Ｈを選択しておき、クロックＱ１を
入力するとマイクロプロセッサ１の動作した結果はフリ
ップフロップ４０にセットされる。この結果はクロック
Ｑ１を入力することによって診断回路３の最終段から順
次出力される。この結果を期待値と比べする。

以上の診断回路３への診断データの入力及び診断回路３
からの動作確認を順次続けることによってマイクロプロ
セッサ機能ブロック１が正常に動作しているかどうか確
認する。

周辺ＬＳＩ機能ブロック２の診断時は、信号Ｅを低電位
、信号Ｆを高電位にすることによって、上記マイクロプ
ロセッサ機能ブロック１の診断と同様に周辺ＬＳＩ２を
診断回路６と直接接続する。これによって、周辺ＬＳＩ
機能ブロック２の動作が正常かどうか確認する。

〔発明の効果〕

本発明によれば、下記の効果がある。

（１）　診断時は各機能ＬＳＩ毎に診断回路と＠接接続
できるので、機能ＬＳＩが既に完成したものであれば、
容易にテストが可能である。

（２）　　テストが容易であることから、不良が発生し
た場合でも、不良箇所の指摘が容易となり不良解析工数
が少なくなる。

（３）通常動作時は診断回路が切り離されており、論理
設計時に診断のことを考慮する必要がない。

【図面の簡単な説明】

第１図は本発明の一実施例を示す論理図、第２図は本発
明の概念説明図、第３図は蛤断回路図である。 １・・・マイクロプロセッサ機能ブロック、２・・・周
辺ＬＳＩ機能ブロック、 ３・・・診断回路、 ２０・・・トランスファ用沫兇トランジスタ、５０・・
・トランスファ用ＭＯＳトランジスタ。 名　１　口

Claims (1)

【特許請求の範囲】
1. １、マイクロプロセッサあるいは周辺ＬＳＩの各機能を
   組合せて作った半導体集積回路の診断回路において、各
   機能間を接続する信号上に第１のＭＯＳトランジスタを
   設け、かつ該第１のＭＯＳトランジスタの出力側に第２
   のＭＯＳトランジスタを介して診断回路に接続し、通常
   動作時には該第１のＭＯＳトランジスタのみを導通して
   使用し、第１のＭＯＳトランジスタを遮断し、第２のＭ
   ＯＳトランジスタを導通することを特徴とする半導体集
   積回路の診断回路。