JPS60239835A - 論理回路の故障診断方式 - Google Patents
論理回路の故障診断方式Info
- Publication number
- JPS60239835A JPS60239835A JP59096957A JP9695784A JPS60239835A JP S60239835 A JPS60239835 A JP S60239835A JP 59096957 A JP59096957 A JP 59096957A JP 9695784 A JP9695784 A JP 9695784A JP S60239835 A JPS60239835 A JP S60239835A
- Authority
- JP
- Japan
- Prior art keywords
- data
- scan
- shift
- clock
- control part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は論理回路の７リツプフロツプ回路にデータをシ
フト手段により移動して入出力する故障診断方式の改良
に関する。
フト手段により移動して入出力する故障診断方式の改良
に関する。
（ｂ） 技術の背景
近年半導体技術特に集積化技術の進歩に伴い論理回路に
おける大規模集積回路素子（ＬＳＩ）が低コストで提供
されるようになり、データ処理を始めとする広い分野で
利用されるようになった。
おける大規模集積回路素子（ＬＳＩ）が低コストで提供
されるようになり、データ処理を始めとする広い分野で
利用されるようになった。
これ等のＬＳＩを構成する論理回路はナンドまたは／お
よびノアのような組合せ回路素子と更にこれ等を複数個
組合せて得られるレジスタ、ラッチ、フリラグフロッグ
回路（ＦＦ）のような順序回路素子の多数を回路設計に
基いて相互接続し構成される。これ等のＬＳＩおよびＬ
ＳＩを多数使用した装置例えば中央処理装置（ＣＰＵ）
における診断および故障位置指摘を容易にするためにＬ
ＳＩを構成するＦＦの保持するデータを読出す（スキャ
ンアウト）と共に、任意のＦＦに任意データを書込む（
スキャンイン）機能がＬＳＩを構成する論理回路に導入
されている。
よびノアのような組合せ回路素子と更にこれ等を複数個
組合せて得られるレジスタ、ラッチ、フリラグフロッグ
回路（ＦＦ）のような順序回路素子の多数を回路設計に
基いて相互接続し構成される。これ等のＬＳＩおよびＬ
ＳＩを多数使用した装置例えば中央処理装置（ＣＰＵ）
における診断および故障位置指摘を容易にするためにＬ
ＳＩを構成するＦＦの保持するデータを読出す（スキャ
ンアウト）と共に、任意のＦＦに任意データを書込む（
スキャンイン）機能がＬＳＩを構成する論理回路に導入
されている。
こ＼では論理回路におけるｎ個のＦＦおよび共通のシフ
トクロックで作動する任意段数のシフトレジスタを直列
に接続して得られるスキャンチェーンにシフトクロック
を印加し、該シフトレジスタを介してデータを入出力す
る故障診断方式の改良に関する。
トクロックで作動する任意段数のシフトレジスタを直列
に接続して得られるスキャンチェーンにシフトクロック
を印加し、該シフトレジスタを介してデータを入出力す
る故障診断方式の改良に関する。
（ｃ） 従来技術と問題点
第１図に従来における論理回路の故障診断方式によるブ
ロック図を示す。第１図の例はスキャンチェーンを構成
するＦＦ数を説明の都合上４個としたが勿論任意数のｎ
個で良い。
ロック図を示す。第１図の例はスキャンチェーンを構成
するＦＦ数を説明の都合上４個としたが勿論任意数のｎ
個で良い。
図において１は論理回路、２けサービスプロセッサ（Ｓ
ＶＰ）、１０は制御部、１ｌａ−ｄは７リツグフロツプ
回路（ＦＦ）、１２はシフトレジスタ、１３はクロック
発生器および１４はデータ入出力制御回路である。シフ
ト方式によるスキャンイン／アウト制御は第１図に示す
ように５ＶＰ２による制御の下論理回路１のＦＦ１１ａ
へｄｎ個こ＼で′は４個と任意段数ｍ段によるシフト
段数とＸでは４段のシフト段数を有するシフトレジスタ
１２と直列環状に接続してと＼では計８ステップからな
るスキャンチェーンを構成し制御部１０はデータ人出力
制御回路１４を介し入力するスキャンインデータをシフ
トレジスタ１，２に設定した後クロック発生器１３をし
てシフトクロック８個を送出せしめてデータを１巡させ
、シフトレジスタ１２よりデータ入出力制御回路１４を
介してスキャンアウトする。従りてシフトレジスタ１２
ＫＢ５ｉされたスキャンインデータは８ステツプのシフ
ト動作によって１巡し、スキャンチェーンを構成するＦ
Ｆ１１ａ−ｄにおいて反転を伴う誤動作がなければ、デ
ータ入出力制御回路１４より印加したスキャンインデー
タと同じくデータ入出力制御回路１４に得られるスキャ
ンアウトデータは一致する。従って制御部１０は図示省
略したが両データの照合機能を備えてその一致により論
理回路の正常動作を診断しその結果を５ＶＰ２に報告す
る。正常動作におけるシフトクロック８ステツプに対応
するＦＦ１１ａ−ｄおよびシフトレジスタ１２のＦＦｏ
〜、（進とし×印＃−１′″１”Ｏ”何れの論理レベル
でも良いことを示す。
ＶＰ）、１０は制御部、１ｌａ−ｄは７リツグフロツプ
回路（ＦＦ）、１２はシフトレジスタ、１３はクロック
発生器および１４はデータ入出力制御回路である。シフ
ト方式によるスキャンイン／アウト制御は第１図に示す
ように５ＶＰ２による制御の下論理回路１のＦＦ１１ａ
へｄｎ個こ＼で′は４個と任意段数ｍ段によるシフト
段数とＸでは４段のシフト段数を有するシフトレジスタ
１２と直列環状に接続してと＼では計８ステップからな
るスキャンチェーンを構成し制御部１０はデータ人出力
制御回路１４を介し入力するスキャンインデータをシフ
トレジスタ１，２に設定した後クロック発生器１３をし
てシフトクロック８個を送出せしめてデータを１巡させ
、シフトレジスタ１２よりデータ入出力制御回路１４を
介してスキャンアウトする。従りてシフトレジスタ１２
ＫＢ５ｉされたスキャンインデータは８ステツプのシフ
ト動作によって１巡し、スキャンチェーンを構成するＦ
Ｆ１１ａ−ｄにおいて反転を伴う誤動作がなければ、デ
ータ入出力制御回路１４より印加したスキャンインデー
タと同じくデータ入出力制御回路１４に得られるスキャ
ンアウトデータは一致する。従って制御部１０は図示省
略したが両データの照合機能を備えてその一致により論
理回路の正常動作を診断しその結果を５ＶＰ２に報告す
る。正常動作におけるシフトクロック８ステツプに対応
するＦＦ１１ａ−ｄおよびシフトレジスタ１２のＦＦｏ
〜、（進とし×印＃−１′″１”Ｏ”何れの論理レベル
でも良いことを示す。
第１表 スキャンチェーンにおける正常動作論理レベル
例こ＼でスキャンチェーンの一部論理回路１のＦＦ１ｉ
ｂが故障を起し例えば入力データの１”０”に関係なく
シフトクロックの印加によっても常時″１”を出力する
場合における異常動作例を第２表第２表 スキャンチェ
ーンにおける異常動作論理レベル例この場合はスキャン
インデータ１０１０に対しスキャンアウトデータに１１
１１が出力され照合不一致と々るので制御部ｌＯではＦ
Ｆ１１ａ−ｄの何れかが１”故障を発生していることは
認識出来るが故障発生のＦＦが何れかの確認には手数を
要するという問題点があった。
例こ＼でスキャンチェーンの一部論理回路１のＦＦ１ｉ
ｂが故障を起し例えば入力データの１”０”に関係なく
シフトクロックの印加によっても常時″１”を出力する
場合における異常動作例を第２表第２表 スキャンチェ
ーンにおける異常動作論理レベル例この場合はスキャン
インデータ１０１０に対しスキャンアウトデータに１１
１１が出力され照合不一致と々るので制御部ｌＯではＦ
Ｆ１１ａ−ｄの何れかが１”故障を発生していることは
認識出来るが故障発生のＦＦが何れかの確認には手数を
要するという問題点があった。
（ｄ） 発明の目的
本発明の目的は上記の問題点を除去し従来のようにＦＦ
の何れかが確認が困難なのに対し比較的容易に故障ＦＦ
の範囲を限定して故障ＦＦの指摘を容易にする故障診断
方式を提供しようとするものである。
の何れかが確認が困難なのに対し比較的容易に故障ＦＦ
の範囲を限定して故障ＦＦの指摘を容易にする故障診断
方式を提供しようとするものである。
（ｅ） 発明の構成
この目的は、論理回路における複数のフリップフロップ
および任意段数のシフトレジスタを直列環状に接続して
スキャンチェーンを構成すると共に１該シフトレジスタ
へのスキャンイン／アウト制御機能を有しスキャンチェ
ーンにシフトクロックを印加してスキャンチェーンへの
データの入出力を制御するスキャンイン／アウト制御シ
ステムにおいて、該スキャンイン／アウト制御システム
はシフトクロックを送出するクロック発生手段、論理回
路における直列接続７リツプフロツグｎ段に前記シフト
レジスタへのスキャンイン／アウトおよび前記シフトク
ロックによりデータをスキャンイン／アウトする手段を
備えると共に、該直列接続７リツプフロクグの接続点ｎ
−１細巾任意の接続点ｍケ所におけるデータを人力し
制御部からの選択信号に従って該ｍ点より１個を選択接
続しその出力を送出する選択手段を具備し、制御部はス
キャノイン／アウト手段ならびにり筒ツク発生手段を作
動せしめてスキャンイノ／アウト動作における入出力デ
ータを照合すると共に選択手段に選択信号を印加して任
意の接続点におけるデータを抽出せしめ該抽出データを
期待値データと照合判定して不一致のときは直列フリッ
プフロップにおける故障範囲を限定指摘することを特徴
とする論理回路の故障診断方式を提供することによって
達成することが出来る。
および任意段数のシフトレジスタを直列環状に接続して
スキャンチェーンを構成すると共に１該シフトレジスタ
へのスキャンイン／アウト制御機能を有しスキャンチェ
ーンにシフトクロックを印加してスキャンチェーンへの
データの入出力を制御するスキャンイン／アウト制御シ
ステムにおいて、該スキャンイン／アウト制御システム
はシフトクロックを送出するクロック発生手段、論理回
路における直列接続７リツプフロツグｎ段に前記シフト
レジスタへのスキャンイン／アウトおよび前記シフトク
ロックによりデータをスキャンイン／アウトする手段を
備えると共に、該直列接続７リツプフロクグの接続点ｎ
−１細巾任意の接続点ｍケ所におけるデータを人力し
制御部からの選択信号に従って該ｍ点より１個を選択接
続しその出力を送出する選択手段を具備し、制御部はス
キャノイン／アウト手段ならびにり筒ツク発生手段を作
動せしめてスキャンイノ／アウト動作における入出力デ
ータを照合すると共に選択手段に選択信号を印加して任
意の接続点におけるデータを抽出せしめ該抽出データを
期待値データと照合判定して不一致のときは直列フリッ
プフロップにおける故障範囲を限定指摘することを特徴
とする論理回路の故障診断方式を提供することによって
達成することが出来る。
（ｆ） 発明の実施例
以下図面を参照しつ＼本発明の一実施例について説明す
る。
る。
第２図は本発明の一実施例における論理回路の診断方式
によるブロック図でおる。図において１ａは論理回路、
２はサービスグーセッサ（ＳＶＰ）、１０ａは制御部、
１ｌａｘｄはフリップフロップ回路（ＦＦ）、 １２は
シフトレジスタ、１３はクロック発生器、１４はデータ
入出力制御回路および１５は選択回路（ＭＡＸ）である
。
によるブロック図でおる。図において１ａは論理回路、
２はサービスグーセッサ（ＳＶＰ）、１０ａは制御部、
１ｌａｘｄはフリップフロップ回路（ＦＦ）、 １２は
シフトレジスタ、１３はクロック発生器、１４はデータ
入出力制御回路および１５は選択回路（ＭＡＸ）である
。
本実施例にシける第２図の構成は従来の第１図に対応し
構成部材を示す符号で従来のそれと共通の符号を有する
ものは従来と共通の機能と特性を有する。
構成部材を示す符号で従来のそれと共通の符号を有する
ものは従来と共通の機能と特性を有する。
れ制御部１０ａの選択信号に従って出力を制御部間する
選択制御動作を実行し、ＭＰＸ１５の抽出データを図示
省略したが期待値データと照合判定する動作が付加され
た点が異なる。ＭＪＸ１５は制御部１０ａの選択信号に
従って端子ＡまたはＢを選択して制御部１０ａにＦＦ１
１ａまたはＦＦ１１ｃに送出するが前出従来における第
１表の正常動作に対応する本実施例のスキャンチェーン
およびＭＰＸ１５の抽出データにおける論理レベル例を
第３表に示す。
選択制御動作を実行し、ＭＰＸ１５の抽出データを図示
省略したが期待値データと照合判定する動作が付加され
た点が異なる。ＭＪＸ１５は制御部１０ａの選択信号に
従って端子ＡまたはＢを選択して制御部１０ａにＦＦ１
１ａまたはＦＦ１１ｃに送出するが前出従来における第
１表の正常動作に対応する本実施例のスキャンチェーン
およびＭＰＸ１５の抽出データにおける論理レベル例を
第３表に示す。
第３表 スキャンチェーンおよび抽出データにおける論
理レベル例征常）同様に前出従来における第２表の異常
動作に対応する本実施例のスキャンチェーンおよびＭＰ
Ｘ１５の抽出データにおける論理レベルを第４表に示す
。
理レベル例征常）同様に前出従来における第２表の異常
動作に対応する本実施例のスキャンチェーンおよびＭＰ
Ｘ１５の抽出データにおける論理レベルを第４表に示す
。
第４表 スキャンチェーンおよび抽出データにおける論
理レベル例（異常）第４表に示すようにＭＰＸ１５にお
けるＡ端子を選択して得られる抽出データＡについては
すべての有効信号こ＼では４ステップ間において照ＩＫ
が得られるのでＦＦ１１ａ以前には誤動作がないことが
認識出来る一方、抽出データＢについては有効信号４ス
テップ間の内２ケ所で照合不一致が得られる。スキャイ
ンしたラストデータと故障の内容との組合せによって照
合不一致となるシフトクロック数即ちタイミング位置は
異なるが少くともＦＦ１１ｂｔたはＦＦ１１ｃの何れか
に故障があることが容易Ｋ１１ｌ出来従来に比較して故
障ＦＦの範囲を限定し故障ＦＦの指摘が容易に実現する
ことが出来る。
理レベル例（異常）第４表に示すようにＭＰＸ１５にお
けるＡ端子を選択して得られる抽出データＡについては
すべての有効信号こ＼では４ステップ間において照ＩＫ
が得られるのでＦＦ１１ａ以前には誤動作がないことが
認識出来る一方、抽出データＢについては有効信号４ス
テップ間の内２ケ所で照合不一致が得られる。スキャイ
ンしたラストデータと故障の内容との組合せによって照
合不一致となるシフトクロック数即ちタイミング位置は
異なるが少くともＦＦ１１ｂｔたはＦＦ１１ｃの何れか
に故障があることが容易Ｋ１１ｌ出来従来に比較して故
障ＦＦの範囲を限定し故障ＦＦの指摘が容易に実現する
ことが出来る。
以上は制御部１０．１０ａからＭＰＸ１５迄をすべて論
理回路１，１ａに含めて説明したが例えばＦＦ１１ａｘ
ｄを除く他の機能を論理回路１．１ａ外の他装置に含め
るような構成としても同様に実現することに変りはない
。尚上記の説明ではスキャンフリップフロッグ数ｎを４
個、シフトレジスタの段数を４段として説明したが何れ
も任意の数でも同ｍＫ実現することはいう迄もない。
理回路１，１ａに含めて説明したが例えばＦＦ１１ａｘ
ｄを除く他の機能を論理回路１．１ａ外の他装置に含め
るような構成としても同様に実現することに変りはない
。尚上記の説明ではスキャンフリップフロッグ数ｎを４
個、シフトレジスタの段数を４段として説明したが何れ
も任意の数でも同ｍＫ実現することはいう迄もない。
億） 発明の詳細
な説明したように本発明によればシフト方式によるスキ
ャンイン／アウト制御において得られる故障ＦＦに関し
その範囲を限定し故障ＦＦの指摘が容易となる論理回路
の診断方式を提供すること−が出来る。
ャンイン／アウト制御において得られる故障ＦＦに関し
その範囲を限定し故障ＦＦの指摘が容易となる論理回路
の診断方式を提供すること−が出来る。
第１図は従来における論理回路の診断方式によるブロッ
ク図および第２図は本発明の一実施例における論理回路
の診断方式忙よるブロック図である。図において１，１
ａは論理回路、２はサービスプロセッサ（ｓｖｐ）、１
０ 、１０ａは制御部、ｌｌａ〜ｄはフリップフロップ
回路（ＦＦ）、１２はシフトレジスタ、１３はクロック
発生器、１４はデータ入出力制御回路および１５は選択
回路（ＭＰＸ）である。 峯 １ 例 峯 ２ 図
ク図および第２図は本発明の一実施例における論理回路
の診断方式忙よるブロック図である。図において１，１
ａは論理回路、２はサービスプロセッサ（ｓｖｐ）、１
０ 、１０ａは制御部、ｌｌａ〜ｄはフリップフロップ
回路（ＦＦ）、１２はシフトレジスタ、１３はクロック
発生器、１４はデータ入出力制御回路および１５は選択
回路（ＭＰＸ）である。 峯 １ 例 峯 ２ 図
Claims (1)
- 論理回路における複数の７リノプフロツプおよび任意段
数のシフトレジスタを直列環状に接続してスキャンチェ
ーンを構成すると共に、該シフトレジスタへのスキャン
イン／アクト制御機能を有しスキャンチェーンにシフト
クロックを印加してスキャンチェーンへのデータの入出
力を制御するスキャンイン／アウト制御システムにおい
て、該スキャンイン／アウト制御システムはシフトクロ
ックを送出するクロック発生手段、論理回路における直
列接続フリップフロップｎ段に前記シフトレジスタへの
スキャンイン／アウトおよび前記シフトクロックにより
データをスキャンイン／アウトする手段を備えると共に
、該直列接続フリップ７０ツブの接続点ｎ−１個中任意
の接続点ｍケ所におけるデータを入力し制御部からの選
択信号に従って該ｍ点より１個を選択接続しその出力を
送出する選択手段を具備し、制御部はスキャンイン／ア
ウト手段ならびにクロック発生手段を作動せしめてスキ
ャンイノ／アウト動作における入出力データを照合する
と共に選択手段に選択信号を印加して任意の接続点にお
けるデータを抽出せしめ該抽出データを期待値データと
照合判定して不一致のときは直列７リツプフロツプにお
ける故障範囲を限定指摘することを特徴とする論理回路
の故障診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096957A JPS60239835A (ja) | 1984-05-15 | 1984-05-15 | 論理回路の故障診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096957A JPS60239835A (ja) | 1984-05-15 | 1984-05-15 | 論理回路の故障診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60239835A true JPS60239835A (ja) | 1985-11-28 |
Family
ID=14178745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59096957A Pending JPS60239835A (ja) | 1984-05-15 | 1984-05-15 | 論理回路の故障診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60239835A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03131779A (ja) * | 1989-09-20 | 1991-06-05 | Internatl Business Mach Corp <Ibm> | 記憶装置 |
-
1984
- 1984-05-15 JP JP59096957A patent/JPS60239835A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03131779A (ja) * | 1989-09-20 | 1991-06-05 | Internatl Business Mach Corp <Ibm> | 記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4621363A (en) | Testing and diagnostic device for digital computers | |
| JP3005250B2 (ja) | バスモニター集積回路 | |
| KR0156547B1 (ko) | 집적 회로용 검사셀 | |
| EP0006328B1 (en) | System using integrated circuit chips with provision for error detection | |
| US6861866B2 (en) | System on chip (SOC) and method of testing and/or debugging the system on chip | |
| EP0111053A2 (en) | On-chip monitor | |
| JPH07181231A (ja) | 回路ボード試験システム及びその方法 | |
| EP0227696A1 (en) | On chip test system for configurable gate arrays | |
| JPH0548494B2 (ja) | ||
| JPS60239836A (ja) | 論理回路の故障診断方式 | |
| KR100212256B1 (ko) | 시스템 스캔 경로 구조물 및 방법 | |
| JPS60239835A (ja) | 論理回路の故障診断方式 | |
| US7500165B2 (en) | Systems and methods for controlling clock signals during scan testing integrated circuits | |
| JPH032577A (ja) | 試験回路 | |
| JP3107061B2 (ja) | テスト回路 | |
| JPS6173075A (ja) | Ｌｓｉ論理状態抽出方式 | |
| JPS60245053A (ja) | 論理回路の診断方式 | |
| JP2004069642A (ja) | 半導体集積回路装置 | |
| JPS6225211B2 (ja) | ||
| JPH04259866A (ja) | 診断装置 | |
| JPH0389178A (ja) | 半導体集積回路 | |
| JPH0782071B2 (ja) | 故障診断機能を有する論理回路 | |
| JPS59121434A (ja) | 論理回路装置 | |
| JPS62212582A (ja) | 半導体集積回路 | |
| JPH0331233B2 (ja) |