JPS6173075A - Ｌｓｉ論理状態抽出方式 - Google Patents
Ｌｓｉ論理状態抽出方式Info
- Publication number
- JPS6173075A JPS6173075A JP59194688A JP19468884A JPS6173075A JP S6173075 A JPS6173075 A JP S6173075A JP 59194688 A JP59194688 A JP 59194688A JP 19468884 A JP19468884 A JP 19468884A JP S6173075 A JPS6173075 A JP S6173075A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- lsi
- extracted
- logical signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、電子計算機をはじめとする各種ディジタル制
御機器に係り、特に内部制御部品にＬＳＩを採用してい
る機器に関する。
御機器に係り、特に内部制御部品にＬＳＩを採用してい
る機器に関する。
近年の各種データ処理装置は、機能向上、小型化、省エ
ネルギー化等実現の為、ＬＳＩ化が進んでいる、ＬＳＩ
の設計、製造に当り、ＬＳＩの診断、動作確認が重要な
問題であり、スキャンイン／アウト論理追加、動作確認
用ピン追加を行う。
ネルギー化等実現の為、ＬＳＩ化が進んでいる、ＬＳＩ
の設計、製造に当り、ＬＳＩの診断、動作確認が重要な
問題であり、スキャンイン／アウト論理追加、動作確認
用ピン追加を行う。
しかし、ＬＳＩのビン数は一般的に内部論理ゲートに比
べ著しく少く、上記動作確認用ピンの確保は事実上不可
能に近い。
べ著しく少く、上記動作確認用ピンの確保は事実上不可
能に近い。
ところが、ＬＳＩの調整、評価、不良解析等の為には、
内部の論理状態を何等かの手段により外部に抽出したい
という要求は欠かすことができない。
内部の論理状態を何等かの手段により外部に抽出したい
という要求は欠かすことができない。
このような要求を充たす手段として、特開昭５５−９２
９５３号公報に示されるように、装置内部ＦＦの状態を
独立したスキャン論理、観測装置に接続する端子を設け
ることにより保守、調整の容易性を実現することが知ら
れている。
９５３号公報に示されるように、装置内部ＦＦの状態を
独立したスキャン論理、観測装置に接続する端子を設け
ることにより保守、調整の容易性を実現することが知ら
れている。
しかし、この方法によれば、観測信号を取り出す際１つ
ＯＦＦの状態であり、観測信号を変える場合、サービス
プロセッサ等の制御が必要となる。この為、観測信号を
複数個取り出すにも数マシンサイクル以上の分解能しか
得られない。
ＯＦＦの状態であり、観測信号を変える場合、サービス
プロセッサ等の制御が必要となる。この為、観測信号を
複数個取り出すにも数マシンサイクル以上の分解能しか
得られない。
ＬＳＩの内部制御信号を抽出、確認したい場合には少く
ともマシンサイクル以下の分解能で複数個の抽出が安来
される。この為、該公報に示される機能ではこの様な要
求を満たすことが出来ず、他の何等−ｎ）の手段が求め
られる。
ともマシンサイクル以下の分解能で複数個の抽出が安来
される。この為、該公報に示される機能ではこの様な要
求を満たすことが出来ず、他の何等−ｎ）の手段が求め
られる。
本発明の目的は、前述の要求を、ＬＳＩのピン数を増や
すことな（、満たすための一手段を提供することにある
。
すことな（、満たすための一手段を提供することにある
。
本発明は、ＬＳＩの診断機能であるスキャンイン／アウ
トに用いているビンを利用し、通常動作時に内部論理状
態を抽出するものである。
トに用いているビンを利用し、通常動作時に内部論理状
態を抽出するものである。
ハードウェアとしては、対象とする主要信号にスキャン
アドレスを与えると共に、複数のアドレスレジスタ、ア
ドレス選択回路、抽出制御回路等により指定された分解
能で対象信号をスキャンアウトデータピンに出力するも
のである。
アドレスを与えると共に、複数のアドレスレジスタ、ア
ドレス選択回路、抽出制御回路等により指定された分解
能で対象信号をスキャンアウトデータピンに出力するも
のである。
以下１本発明の一実施例を第１図により説明する。
本図はビットシリアルのスキャンイン／アウトｍ理を有
するＬＳＩの一例である。図中、上半分が従来のスキャ
ン論理である。ＦＦ−Ａ６へのス？ｒ 、？ ７ イｙ
＆Ｚ、 ５ｃａｎ ＢｎａＪ！ｒｔｅ （以下８ＦＪ
Ｎ−Ｐと略す）を７１′にすることにより、スキャンの
モード指定が行われる。ＦＦ−Ａ６への３ｃａｎＡｄｄ
ｒｅｓｓ＆！、 ５ＡＤＲ−Ｐで与えられ、これをデコ
ードすることによりＦＦ−Ａ６を選択する。スキャンイ
ンすぺぎＤａｔａは５ＩＤ−Ｉ’で与えられ。
するＬＳＩの一例である。図中、上半分が従来のスキャ
ン論理である。ＦＦ−Ａ６へのス？ｒ 、？ ７ イｙ
＆Ｚ、 ５ｃａｎ ＢｎａＪ！ｒｔｅ （以下８ＦＪ
Ｎ−Ｐと略す）を７１′にすることにより、スキャンの
モード指定が行われる。ＦＦ−Ａ６への３ｃａｎＡｄｄ
ｒｅｓｓ＆！、 ５ＡＤＲ−Ｐで与えられ、これをデコ
ードすることによりＦＦ−Ａ６を選択する。スキャンイ
ンすぺぎＤａｔａは５ＩＤ−Ｉ’で与えられ。
５ＥＮ−Ｐが１１′の時、５ＩＤ−Ｐのデータが選択さ
れる。スキャンインのタイミングは ３ ｃａｎ ＣＬ
ｏｃ ｋ（以下８ＣＫ−Ｐと略す）で与えられ、８ＥＮ
−Ｐおよび５ＡＤＲ−Ｐのデコード結果とアンドされ、
ＦＦ−Ａへのクロック人力となり、５ＩＤ−Ｐのデータ
をＦＦ−Ａ６に格納する。スキャンアウトは５ＡＤＲ−
Ｐのデコード出力で選択されたＦ’Ｆの出力が５ＷＮ−
Ｐとアンドされ、 ５ｃａｎ Ｑｕｔ ］）ａｔａ （
以下８０Ｄ−Ｐと略す）として、ＬＳＩピンに出力され
る。以上がスキャンイン／アウト制御の概略である。
れる。スキャンインのタイミングは ３ ｃａｎ ＣＬ
ｏｃ ｋ（以下８ＣＫ−Ｐと略す）で与えられ、８ＥＮ
−Ｐおよび５ＡＤＲ−Ｐのデコード結果とアンドされ、
ＦＦ−Ａへのクロック人力となり、５ＩＤ−Ｐのデータ
をＦＦ−Ａ６に格納する。スキャンアウトは５ＡＤＲ−
Ｐのデコード出力で選択されたＦ’Ｆの出力が５ＷＮ−
Ｐとアンドされ、 ５ｃａｎ Ｑｕｔ ］）ａｔａ （
以下８０Ｄ−Ｐと略す）として、ＬＳＩピンに出力され
る。以上がスキャンイン／アウト制御の概略である。
これに対し、本発明の部分が第１図下半分である。論理
信号抽出レジスタｇＡＤＲ１０および抽出モニドレジス
タＥＭＯＤ１１を具備し、Ｅ Ａ Ｄ ＲＫは、抽出し
たい論理信号に与えたアドレスを格納するもので、複数
個有する。ＥＭＯＤｌｌにはＥＡＤＲｌｏを何個有効に
する力）を決める情報とカウンタから成る。カウンタ部
としては％８ＣＫによりカウントを更新することにより
、その内容によって選択回路５ＥＬａを介し、ＥＡＤＲ
（ｎ）の一つを選択し、後段のデコード回路ＤＥＣ’７
により抽出すべき論理信号を決定する。
信号抽出レジスタｇＡＤＲ１０および抽出モニドレジス
タＥＭＯＤ１１を具備し、Ｅ Ａ Ｄ ＲＫは、抽出し
たい論理信号に与えたアドレスを格納するもので、複数
個有する。ＥＭＯＤｌｌにはＥＡＤＲｌｏを何個有効に
する力）を決める情報とカウンタから成る。カウンタ部
としては％８ＣＫによりカウントを更新することにより
、その内容によって選択回路５ＥＬａを介し、ＥＡＤＲ
（ｎ）の一つを選択し、後段のデコード回路ＤＥＣ’７
により抽出すべき論理信号を決定する。
したがって、５ＣＫ−Ｐのタイミングで抽出する論理信
号が切替り８０Ｄ−Ｐに出力されることにより、ＬＳＩ
内部論理の状態がビンを増やすことなく確認出来る。分
解能が最高の場合は、使用するＥＡＤＲｌｏが一ツテア
リ、使用すルＥＡＤＲＩＱの数が増す毎に分解能は低下
するが、必要に応じて使用数を決めることが出来る。
号が切替り８０Ｄ−Ｐに出力されることにより、ＬＳＩ
内部論理の状態がビンを増やすことなく確認出来る。分
解能が最高の場合は、使用するＥＡＤＲｌｏが一ツテア
リ、使用すルＥＡＤＲＩＱの数が増す毎に分解能は低下
するが、必要に応じて使用数を決めることが出来る。
本発明によれば、ＳＬＩの調整、評価、動作確認はもと
より、ＬＳＩの不良解析の際、従来ピンの制限上不可能
であった内部論理状態の抽出が可能となり、不良解析工
数の低減その他で多大の効果を上げることが出来ろ。
より、ＬＳＩの不良解析の際、従来ピンの制限上不可能
であった内部論理状態の抽出が可能となり、不良解析工
数の低減その他で多大の効果を上げることが出来ろ。
第１図は１本発明の一実施例のＬＳＩの内部論理プロ、
り図である。 １・・・・・・実施例のＬＳＩ。 ２・・・・・・インバータ回路。 ３・・・・・・アンド回路。 ４・・・・・・オワ回路、 ５・・・・・・アンド・オワ回路、 ６・・・・・・フリップ・フロップ、 ７・・・・・・デコーダ回路。 ８・・・・・・セレクタ回路。
り図である。 １・・・・・・実施例のＬＳＩ。 ２・・・・・・インバータ回路。 ３・・・・・・アンド回路。 ４・・・・・・オワ回路、 ５・・・・・・アンド・オワ回路、 ６・・・・・・フリップ・フロップ、 ７・・・・・・デコーダ回路。 ８・・・・・・セレクタ回路。
Claims (1)
- １．ＬＳＩ診断機能として、スキャンイン／アウト制御
を有するＬＳＩにおいて、内部主要信号に独立したスキ
ャンアウト回路，スキャンアドレスレジスタ，およびス
キャン制御回路を具備することにより、ＬＳＩ内部信号
状態を必要に応じた分解能で外部に抽出可能としたこと
を特徴とするＬＳＩ論理状態抽出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59194688A JPS6173075A (ja) | 1984-09-19 | 1984-09-19 | Ｌｓｉ論理状態抽出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59194688A JPS6173075A (ja) | 1984-09-19 | 1984-09-19 | Ｌｓｉ論理状態抽出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6173075A true JPS6173075A (ja) | 1986-04-15 |
Family
ID=16328625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59194688A Pending JPS6173075A (ja) | 1984-09-19 | 1984-09-19 | Ｌｓｉ論理状態抽出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6173075A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02112774A (ja) * | 1988-10-21 | 1990-04-25 | Hitachi Ltd | 集積回路内信号観測方式 |
| US4949033A (en) * | 1988-05-19 | 1990-08-14 | Fujitsu Limited | LSI system including a plurality of LSI circuit chips mounted on a board |
| US8166807B2 (en) | 2007-07-13 | 2012-05-01 | Delphi Technologies Holding S.Arl | Apparatus and methods for testing a fuel injector nozzle |
-
1984
- 1984-09-19 JP JP59194688A patent/JPS6173075A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4949033A (en) * | 1988-05-19 | 1990-08-14 | Fujitsu Limited | LSI system including a plurality of LSI circuit chips mounted on a board |
| JPH02112774A (ja) * | 1988-10-21 | 1990-04-25 | Hitachi Ltd | 集積回路内信号観測方式 |
| US8166807B2 (en) | 2007-07-13 | 2012-05-01 | Delphi Technologies Holding S.Arl | Apparatus and methods for testing a fuel injector nozzle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635261A (en) | On chip test system for configurable gate arrays | |
| US6861866B2 (en) | System on chip (SOC) and method of testing and/or debugging the system on chip | |
| US7308631B2 (en) | Wrapper serial scan chain functional segmentation | |
| EP0023413A1 (en) | Single Chip Microprocessor having means for selectively outputting instruction decoder control signals | |
| KR910008920B1 (ko) | 다중-모우드 카운터 회로망 및 이 회로망의 동작 검사 방법 | |
| KR20020024526A (ko) | 반도체 집적회로 및 테스트 용이화 회로의 자동삽입방법 | |
| KR900008804B1 (ko) | 선견 터미날 카운터 및 터미날 카운트 신호 발생 방법 | |
| JPS6173075A (ja) | Ｌｓｉ論理状態抽出方式 | |
| EP0151694A2 (en) | Logic circuit with built-in self-test function | |
| JP2778443B2 (ja) | スキャンパステスト回路の最適化方法 | |
| US5465257A (en) | Test signal output circuit in LSI | |
| KR920008417B1 (ko) | 반도체 집적 장치 | |
| KR100571633B1 (ko) | 내장된 코아 회로부를 테스트하기 위한 쉬프트 레지스터체인 회로부를 구비한 시스템-온 칩 | |
| JP3278833B2 (ja) | 論理回路テスト方法及びテスト入力回路及びテスト出力回路 | |
| JPH0455774A (ja) | 同期型ｆｆ間のオーバディレイテスト方式 | |
| US6421810B1 (en) | Scalable parallel test bus and testing method | |
| US6820227B2 (en) | Method and apparatus for performing error checking | |
| JP2002350509A (ja) | 半導体装置 | |
| JPH01263739A (ja) | 情報処理装置 | |
| JPS59746A (ja) | 論理回路の診断方式 | |
| JPS60239835A (ja) | 論理回路の故障診断方式 | |
| JPH07120535A (ja) | 論理回路の診断方法およびｌｓｉ回路 | |
| JPH0389178A (ja) | 半導体集積回路 | |
| JPH06148274A (ja) | 集積回路 | |
| JP2002156420A (ja) | Ｌｓｉ検査回路、その設計方法および試験手順作成方法 |