JPS59746A - 論理回路の診断方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、論理回路、特にマイクロプロセッサなどのＬ
ＳＩの診断を行う論理回路の診断方式に関するものであ
る。

〔従来技術と問題点〕

従来、マイクロプロセッサ々どのＬＳＩの診断方式とし
ては１次の方式があげられる。第１の方式は、テスト・
プログラムを用いて実際の走行状態における機能仕様を
チェックする方式である。

また第２の方式は、診断用回路をＬＳＩ内部に組込み、
適時、診断対象となる内部クリップ・７０クプへのテス
ト・データのセットおよび内部状態のスキャン・アウト
を行う方式である。しかしながら、第１の方式では、そ
のＬＳＩに要求嘔れる機能仕様を実際の走行状態でチェ
ックできるという利点はあるが、テスト・プログラムお
よびテスト争データ・パターンが膨大となるばかシでな
く。

診断の対象とすべき回路（命令フェッチ、解読部分）そ
のものを用いてテス、ト・プログラムを実行している友
め複数個所も故障している場合などの多重故障に対処で
きないという欠点を持つ。また第２の方式で代表的なも
のはＬ　Ｓ　Ｓ　Ｄ　（Ｌ＊ｗ＊Ｊ１３ｍ＊ａｉｔｔ＊
ａ　Ｓｅａ％Ｄｅｓｉｇｍ）　　であるが１この方式は
ＬＳＩ内のフリクプ瞬フロップを直列にしてシフト・ク
ロックを用いてテスト・データのセットおよび読出しを
行うものである。第１図はＬＳＳＤによる論理回路の診
断方式の概要を示す図である。第１図において、ＧＬは
ロジック、ＦＦ１ないしＦＦｎはフリップ・フロップを
示す。この方式では、ＬＳＩ内の全フリップ争フロップ
ＦＦ１ないしＦ　Ｆ　９１を診断モード下でシフト・レ
ジスタ状に直列接続し、−組のスキャン・イン入力端子
Ｔイとスキャン会アウト出力端子Ｔ。、スキャン・クロ
ック入力端子Ｔ６、および診断モード信号入力端子Ｔ祷
設けるのみで、ＬＳＩ内の全７リツプ・７ｏンプＦＦ１
ないしＦＦ７１の状態の出力および全７リツプ中フロツ
プＦＦＩないＬ　Ｆ　Ｆ　ｎへの任意のデータのセット
ができるように構成されている。したがって、ＬＳＩに
設ける診断のための外部ピンは少なくてよいが、ＬＳＩ
の任意の７リツプ・７０ンプＦＦＩないしＦＦｓへのテ
スト・データのセットおよび任意の７リツプΦフロツプ
ＦＦＩないしＦ　Ｆ　ｎの状態の読出しに最高７リツプ
・クロックの数外の分だけのシフト・クロックを入力し
なければならない几め、テスト時間が長くなるという欠
点を持つ。さらに、実際にシフト・クロックを入力する
モードでは、完全に止まった状態の下でＦＦＩないしＦ
Ｆ％をスキャンしなければならないため、スタティック
な診断しかできないという欠点を持つ。第２の方式にお
けるもう一つの方式には、パス・ラインなどを用いてＬ
ＳＩ内の任意の７リツグ・フロップ、メモリ、ロジック
などのアドレスを入力して、やけ夛バス・ラインなどを
用いて指定されたフリップ−７０ツブ、メモリ、ロジッ
クへテスト・データの入力および状態の出力を行うもの
があるが、この方式は診断用回路と被診断用回路の切り
分けが難しく、また実際の走行状態における機能仕様の
チェックの方法も確立されていない。

〔発明の目的〕

本発明は、上記の問題を解決するものであって、被診断
回路と切り分けられる診断回路をＬＳＩ内に持ち、ＬＳ
Ｉ内の任意のフリップ・７Ｉ：Ｉツブ、メモリへのテス
ト・データのセットおよび任意の７リツプ・フロップ、
メモリ、ロジックの状態の出力を効率よく行う事ができ
、且つ実際の走行状態に近いレベルでの診断を行う事が
できるＬＳＩ内の論理回路の診断方式を提供することを
目的とするものである。

〔発明の構成〕

そのために本発明の論理回路の診断方式は、メモリと７
リツプ・フロップで構成されるレジスタとゲートで構成
されるロジックとを有するシステムにおける論理回路の
診断方式であって、診断用として、テスト・アドレス書
セット用バス、該テスト・アドレス・セット用バスに接
続されるアドレス−レジスタ、該アドレス・レジスタの
内容をデコードして上記メモリと上記レジスタと上記ロ
ジックとの中のいずれか１個を選択するセレクト信号を
生成するアドレス・デコーダ、１テスト・データ拳セッ
ト用バス、および上記メモリと上記レジスタと上記ロジ
ックのデータを取シ出すスキャン・アウト用データＯバ
スを設けるとともに、システムの走行モードと診断モー
ド１と診断モード２とを持ち、上記診断モード１の場合
には、上記走行モードのシステム幸クロックをインヒビ
ットして診断クロックを供給し、上記テスト・“アドレ
ス・セット用バスを通して上記メモリまたは上記レジス
タのアドレスを入力し、しかる後上記テスト・データ・
セクト用バスを通して上記メモリまたは上記レジスタへ
のテスト・データを入力し、咀記診断モード２の場合に
は、上記走行モードのシステム幸クロックをインヒビッ
トして診断クロックを供給し、上記テスト・アドレス・
セット用バスを通して上記メモリまたは上記レジスタま
たは上記ロジックのアドレスを入力し、しかる後上記ス
キャン・アウト用データｅバスを通して上記メモリま九
は上記レジスタまたは上記ロジックの状態を外部に出力
するようになった事を特徴とするものである。

〔発明の実施例〕

以下、本発明の実施例を図面を参照しつつ説明する。

第２図は本発明の論理回路の診断方式の１実施例を示す
図、第３図は本発明の論理回路の診断の流れを示すタイ
ムφチャートである。第２図において、１はメモリ、２
．４と６はレジスタ、３はＡＬＵ　（論理演算ユニット
）、５はデータ・レジスタ、７はロジック、８は命令レ
ジスタ、９はアドレス中デコーダ、ｌＯはアドレス−レ
ジスタ、１１ないし１６はゲート（トライステート・ゲ
ート）、ｑはゲートを示す。

第２図において、ＬＳＩ内のシステムを構成するメモリ
１、フリップ・７０ツブよシなるレジスタ２．４と６、
ＡＬＵ３．データ・レジスタ５、ゲートよシなるロジッ
ク７、および命令レジスタ８などの回路が被診断回路で
アシ、アドレス・デコーダ９、アドレス・レジスタ１０
．テストのアドレス・セット用バス、とそのゲート１６
．テスト・データ１セツト用バスとそのゲート１５、お
よびスキャン・アウト用データ・バスとそれらのゲート
１１ないし１４などの回路が診断用回路である。システ
ムにおける通常の走行モードでは、図示しないがシステ
ム・り四ツクが供給され、命令レジスタ８には命令がラ
ッチされてそのラッチされた命令に従りて処理が実行さ
れる。本発明は、このようなＬＳＩに走行モードと診断
モード１と診断モード２との３つのモードを持ち、それ
らをダイナミックに切シ換えることによって実際の走行
レベルに近い状態で論理回路の診断を行うものである。

診断モードにおいては、通常の走行モードにおけ＼シス
テム・クロックをインヒビットするととも２診断クロッ
クを供給し、ゲー）　１１ないし１６．テスト・アドレ
ス−セット用バス、テスト・データ・セクト用バス、ス
キャン・アウト用データ・バスを通して被診断回路に対
するアドレスの指定、テストｅデータのセットおよび状
態の出力を行う。

診断モートドでは、まず、外部からテスト・アドレス・
セット用バスを通してＬＳＩ内の任意のメモリ１、レジ
スタ２％４．６などのアドレスを入力し、専用のアドレ
ス・レジスタｌＯとアドレス・デコーダ９を通してセレ
クト信号を生成する。そのセレクト信号によって選択さ
れたメモリ１、レジスタ２，４．６などへ外部からのテ
スト・データを専用のテスト・データ・セット用バスを
通してセットする。これに対して１診断モード２では。

ＬＳＩ内の診断対象となるメモリ１、レジスタ２．４、
ロジック７などのアドレスをテストｅアドレス・セクト
用バスを通して入力し、診断モード１の場合と同様にメ
モリ１．レジスタ２．４、ロジック７などを選択し、そ
の状態を専用のスキャン・アウト用データ・バスを通し
て外部に出力する。

これらの診断モード１と２は走行モードの間に任意には
さむ事ができる。外部からのアドレス入力および外部へ
のスキャン・アウト・データの出力は、ここでは特に既
存のデータ・バスを用いることとしているが、必らずし
もそのように構成しなくてもよい。

次に、特にロジック７のみの走行モードにおける機能を
診断する場合について第３図を参照しつつ説明する。ま
ず１診断モード１信号を上げ、システム・クロックをイ
ンヒビクトするとともに診断クロックを供給し、ロジッ
ク７の入力となるしジスタロのアドレス、次いでレジス
タ６へのテスト・データを入力する。レジスタ６のアド
レスはテストψアドレス・セット用バスを通してアドレ
ス会レジスタ、ｌＯ，アドレス拳デコーダ９に送らオー
アドレスΦデコーダ９によってセレクト信号が生成され
る。そのセレクト信号によってレジスタ６が選択され１
選択されたレジスタ６にテス）−データ・セット用パス
を通して直接テスト・データがセラ）−Ｊれる。次に走
行モードに戻し、ロジック７を実際に動作させる。しか
る後、診断モード２信号を上げ、再びシステム・クロッ
クをインヒビットするとともに診断クロックを供給し１
診断モード１の場合と同様にしてロジック７のアドレス
る入力し、次いでロジック７の出力をスキャン・アウト
用データ偉バスを通して直接データ・ノ（スを落とし、
外部に出力する。そして出力さｎたデータを予測される
値と比較することによってロジック７の走行モードにお
ける機能を診断する。

〔発明の効果〕

以上の説明から明らかなように、本発明によれに、被診
断回路を用いずに診断用回路のみを用いて診断対象とな
る回路を診断することができる。

また、実際の走行状態に近いレベルでの診断を上記の利
点を生かしながら行う事ができる。

【図面の簡単な説明】

第１図はＬＳＳＤによる論理回路の診断方式の概要を示
す図、第２図は本発明の論理回路の診断勇武の１実施例
を示す図、第３図は本発明の論理回路の診断の流れを示
すタイム・チャートであるＯＧＬ・・・ロジック、ＦＦ
１ないしＦＦ％・・・フリップ・７０ツブ、１・・・メ
モリ、２．４と６・・・レジスタ、３・・・ＡＬＵ　（
論理演算ユニット）、５・・・データ・レジスタ、７・
・・ロジック、８・・・命令レジスタ。 ９・・・アドレス・デコーダ、　１０・・・アドレス会
レジスタ、１１ないし１６・・・ゲート（トラ・イステ
ート・ゲート）、Ｇ・・・ゲート。 Ｗ　１　図

Claims (1)

【特許請求の範囲】
1. メモリと７リツプ＠７０クプで構成されるレジスタとゲ
   ートで構成されるロジックとを有するシステムにおける
   論理回路の診断方式であって１診断用として、テスト・
   アドレス・セット用バス、該テスト−アドレス・セット
   用バスに接続されるアドレス・レジスタ、該アドレス・
   レジスタの内容をデコードして上記メモリと上記レジス
   タと上記ロジックとの中のいずれか１個を選択するセレ
   クト信号を生成するアドレス・デコーダ、テスト嗜デー
   タｅセット用バス、および上記メモリと上記レジスタと
   上記ロジックのデータを取シ出すスキャン・アウト用デ
   ータ・バスを設けるとともに、システムの走行モードと
   診断モードｌと診断モード２とを持ち、上記診断モード
   １の場合には、上記走行モードのシステム・り四ツクを
   インヒビットして診断クロックを供給し、上記テスト・
   アドレス−セット用バスを通して上記メモリまたは上記
   レジスタのアドレスを入力し、しかる後上記テスト・デ
   ータ・セクト用バスを通して上記メモリまたは上記レジ
   スタへのテストΦデータを入力し、上記診断モード２の
   場合には、上記走行モードのシステム・クロックをイン
   ヒビットして診断クロックを供給し、上記テスト・アド
   レス・セット用バスを通して上記メモリまたは上記レジ
   スタまたは上記ロジックのアドレスを入力し、しかる後
   上記スキャン・アウト用データ・バスを通して上記メモ
   リまたは上記レジスタまたは上記四シックの状態を外部
   に出力するようにな”った事を特徴とする論理回路の診
   断方式。