JPS6336534B2 - - Google Patents
Info
- Publication number
- JPS6336534B2 JPS6336534B2 JP58202295A JP20229583A JPS6336534B2 JP S6336534 B2 JPS6336534 B2 JP S6336534B2 JP 58202295 A JP58202295 A JP 58202295A JP 20229583 A JP20229583 A JP 20229583A JP S6336534 B2 JPS6336534 B2 JP S6336534B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- register
- flip
- scan
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000002405 diagnostic procedure Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明はデータ処理装置に係り、特に多段演算
パイプラインの障害検出を効率良く行える診断機
能に関する。
パイプラインの障害検出を効率良く行える診断機
能に関する。
(b) 技術の背景
通常のデータ処理装置における診断機能とし
て、データ処理装置を構成するレジスタ、フリツ
プフロツプ群等に１対１対応でスキヤンアドレス
を与え、指定したアドレスに対応するレジスタ、
フリツプフロツプ群等にデータをスキヤンインし
て、通常のクロツクを印加した後、上記スキヤン
アドレスとは別のスキヤンアドレスに対応するレ
ジスタ、フリツプフロツプ群等をスキヤンアウト
して、予測値と比較し、スキヤンインしたステー
ジとスキヤンアウトしたステージ間に存在する論
理回路の障害を調べるスキヤンイン、アウト機能
がある。
て、データ処理装置を構成するレジスタ、フリツ
プフロツプ群等に１対１対応でスキヤンアドレス
を与え、指定したアドレスに対応するレジスタ、
フリツプフロツプ群等にデータをスキヤンインし
て、通常のクロツクを印加した後、上記スキヤン
アドレスとは別のスキヤンアドレスに対応するレ
ジスタ、フリツプフロツプ群等をスキヤンアウト
して、予測値と比較し、スキヤンインしたステー
ジとスキヤンアウトしたステージ間に存在する論
理回路の障害を調べるスキヤンイン、アウト機能
がある。
本発明は、多段ステージからなる演算パイプラ
インであつて、その総て又は幾つかのステージが
上記スキヤンイン、アウト可能なレジスタ又はフ
リツプフロツプ群から構成されている場合の効果
的なスキヤンイン、アウト機能を構成しようとす
るものである。
インであつて、その総て又は幾つかのステージが
上記スキヤンイン、アウト可能なレジスタ又はフ
リツプフロツプ群から構成されている場合の効果
的なスキヤンイン、アウト機能を構成しようとす
るものである。
(c) 従来技術と問題点
通常スキヤンイン、アウト機能による多段ステ
ージからなる演算パイプラインの障害検出は、上
記多段テージの内の特定のステージに、データを
スキヤンインして、通常のクロツクを印加した
後、後段のステージよりデータをスキヤンアウト
して、予測値と比較してステージ間に存在する論
理ブロツクの障害を調べるものである。
ージからなる演算パイプラインの障害検出は、上
記多段テージの内の特定のステージに、データを
スキヤンインして、通常のクロツクを印加した
後、後段のステージよりデータをスキヤンアウト
して、予測値と比較してステージ間に存在する論
理ブロツクの障害を調べるものである。
この場合、通常のクロツクを印加した後は、上
記特定のステージのデータは、上記スキヤンイン
したデータとは同一ではなくなる為、通常クロツ
クを印加する場合には、スキヤンアウトするステ
ージ迄のフリツプフロツプ段数、及び論理機能を
正確に知つておく必要がある。
記特定のステージのデータは、上記スキヤンイン
したデータとは同一ではなくなる為、通常クロツ
クを印加する場合には、スキヤンアウトするステ
ージ迄のフリツプフロツプ段数、及び論理機能を
正確に知つておく必要がある。
又、同じスキヤンインデータで繰り返しテスト
する場合には、再度同じデータをスキヤンインし
直さなければならない。
する場合には、再度同じデータをスキヤンインし
直さなければならない。
更に、フリーラン状態で、測定器等を使用して
チエツクするのは、予測値が不明である為、困難
である等の問題があつた。
チエツクするのは、予測値が不明である為、困難
である等の問題があつた。
(d) 発明の目的
本発明は上記従来の欠点に鑑み、多段ステージ
からなる演算パイプラインにおいて、スキヤンイ
ン、アウト機能を用いて障害検出を行うのに、指
定されたステージのスキヤンレジスタ又はフリツ
プフロツプ群に対する通常クロツクの供給を停止
させることによつて、通常のクロツクが印加され
ている場合でも、スキヤンインしたデータを保持
させることにより、障害検出を効率良く行う方法
を提供することを目的とするものである。
からなる演算パイプラインにおいて、スキヤンイ
ン、アウト機能を用いて障害検出を行うのに、指
定されたステージのスキヤンレジスタ又はフリツ
プフロツプ群に対する通常クロツクの供給を停止
させることによつて、通常のクロツクが印加され
ている場合でも、スキヤンインしたデータを保持
させることにより、障害検出を効率良く行う方法
を提供することを目的とするものである。
(e) 発明の構成
そしてこの目的は、本発明によれば、多段ステ
ージからなる演算パイプラインであつて、その総
て又は幾つかのステージがスキヤンイン、アウト
可能なレジスタ又はフリツプフロツプ群から構成
されたものにおいて、上記演算パイプラインに、
上記各ステージのレジスタ又はフリツプフロツプ
群のいずれかを選択する手段と、上記選択された
ステージのスキヤンイン、アウトレジスタ又はフ
リツプフロツプ群への通常のクロツクの供給、停
止を指定する手段とを設け、該手段によつて上記
各ステージのレジスタ又はフリツプフロツプ群の
いずれかへの通常のクロツクの供給を制御する方
法を提供することによつて達成され、スキヤンイ
ンデータを、通常のクロツクを印加した後でも、
ステージレジスタに保持させることができるの
で、障害個所の検出が効率良く行える利点があ
る。
ージからなる演算パイプラインであつて、その総
て又は幾つかのステージがスキヤンイン、アウト
可能なレジスタ又はフリツプフロツプ群から構成
されたものにおいて、上記演算パイプラインに、
上記各ステージのレジスタ又はフリツプフロツプ
群のいずれかを選択する手段と、上記選択された
ステージのスキヤンイン、アウトレジスタ又はフ
リツプフロツプ群への通常のクロツクの供給、停
止を指定する手段とを設け、該手段によつて上記
各ステージのレジスタ又はフリツプフロツプ群の
いずれかへの通常のクロツクの供給を制御する方
法を提供することによつて達成され、スキヤンイ
ンデータを、通常のクロツクを印加した後でも、
ステージレジスタに保持させることができるの
で、障害個所の検出が効率良く行える利点があ
る。
(f) 発明の実施例
先ず、本発明の主旨を要約すると、本発明の診
断機能は、多段ステージからなる演算パイプライ
ンにおいて、スキヤン可能な任意のステージに属
するレジスタ又はフリツプフロツプ群全体を指定
するスキヤンアドレスを用い、このアドレスによ
つて生成されるセレクト信号と、本診断機能を有
効とするか否かを指定する信号（マスクイネーブ
ル）とにより、上記多段ステージを構成する各ス
テージのスキヤンレジスタ又はフリツプフロツプ
群への通常のクロツクをゲートすることによつ
て、該ステージのスキヤンレジスタ又はフリツプ
フロツプ群への通常クロツクの供給、停止を行う
ようにしたものである。
断機能は、多段ステージからなる演算パイプライ
ンにおいて、スキヤン可能な任意のステージに属
するレジスタ又はフリツプフロツプ群全体を指定
するスキヤンアドレスを用い、このアドレスによ
つて生成されるセレクト信号と、本診断機能を有
効とするか否かを指定する信号（マスクイネーブ
ル）とにより、上記多段ステージを構成する各ス
テージのスキヤンレジスタ又はフリツプフロツプ
群への通常のクロツクをゲートすることによつ
て、該ステージのスキヤンレジスタ又はフリツプ
フロツプ群への通常クロツクの供給、停止を行う
ようにしたものである。
以下本発明の実施例を図面によつて詳述する。
図は本発明の一実施例をブロツク図で示した図で
ある。
図は本発明の一実施例をブロツク図で示した図で
ある。
図面において、１は多段ステージ演算パイプラ
イン、２１，２２〜２ｉ，２ｊは本発明の対象と
なるステージレジスタ、３１〜３ｉは各ステージ
間にある論理回路（この部分は、更に幾つかのス
テージから成つていても良い）、４１，４２〜４
ｉ，４ｊはアンド回路、５はステージアドレスレ
ジスタ（STAR）、６はデコーダ（DEC）、７は
マスクイネーブルレジスタ（MER）、８１，８２
〜８ｉ，８ｊはナンド回路、９は通常のクロツク
線（正極性）を示している。
イン、２１，２２〜２ｉ，２ｊは本発明の対象と
なるステージレジスタ、３１〜３ｉは各ステージ
間にある論理回路（この部分は、更に幾つかのス
テージから成つていても良い）、４１，４２〜４
ｉ，４ｊはアンド回路、５はステージアドレスレ
ジスタ（STAR）、６はデコーダ（DEC）、７は
マスクイネーブルレジスタ（MER）、８１，８２
〜８ｉ，８ｊはナンド回路、９は通常のクロツク
線（正極性）を示している。
２１，２２〜２ｉ，２ｊのステージレジスタ
と、３１〜３ｉの論理回路は、図の如く接続さ
れ、１つの演算パイプラインを構成している。ク
ロツク線９は４１，４２〜４ｉ，４ｊのアンド回
路を介して、２１，２２〜２ｉ，２ｊのステージ
レジスタに通常のクロツクを供給する。ステージ
アドレスレジスタ（STAR）５は通常のクロツ
クの供給を停止すべき２１，２２〜２ｉ，２ｊの
ステージレジスタのいずれかのアドレスを保持す
るレジスタであり、この内容はデコーダ（DEC）
６に送出される。マスクイネーブルレジスタ
（MER）７の出力はデコーダ（DEC）６の出力
をゲートする為、８１，８２〜８ｉ，８ｊのナン
ド回路に接続され、これらナンド回路の出力は、
クロツク線９より２１，２２〜２ｉ，２ｊのステ
ージレジスタへ供給される通常のクロツクをゲー
トする為、それぞれ対応する４１，４２〜４ｉ，
４ｊのアンド回路に接続されている。
と、３１〜３ｉの論理回路は、図の如く接続さ
れ、１つの演算パイプラインを構成している。ク
ロツク線９は４１，４２〜４ｉ，４ｊのアンド回
路を介して、２１，２２〜２ｉ，２ｊのステージ
レジスタに通常のクロツクを供給する。ステージ
アドレスレジスタ（STAR）５は通常のクロツ
クの供給を停止すべき２１，２２〜２ｉ，２ｊの
ステージレジスタのいずれかのアドレスを保持す
るレジスタであり、この内容はデコーダ（DEC）
６に送出される。マスクイネーブルレジスタ
（MER）７の出力はデコーダ（DEC）６の出力
をゲートする為、８１，８２〜８ｉ，８ｊのナン
ド回路に接続され、これらナンド回路の出力は、
クロツク線９より２１，２２〜２ｉ，２ｊのステ
ージレジスタへ供給される通常のクロツクをゲー
トする為、それぞれ対応する４１，４２〜４ｉ，
４ｊのアンド回路に接続されている。
今、マスクイネーブルレジスタ（MER）７の
内容を論理“１”とすると、デコーダ（DEC）
６の出力が接続されている８１，８２〜８ｉ，８
ｊのナンド回路の、ステージアドレスレジスタ
（STAR）５の内容に対応するいずれかの出力が
論理“０”となる。
内容を論理“１”とすると、デコーダ（DEC）
６の出力が接続されている８１，８２〜８ｉ，８
ｊのナンド回路の、ステージアドレスレジスタ
（STAR）５の内容に対応するいずれかの出力が
論理“０”となる。
この出力が論理“０”となつたナンド回路に接
続されている４１，４２〜４ｉ，４ｊの対応する
アンド回路の出力は常に論理“０”となり、この
アンド回路経由で通常のクロツクが供給されてい
るステージレジスタ（例えば、２２）への通常の
クロツクの供給は停止される。
続されている４１，４２〜４ｉ，４ｊの対応する
アンド回路の出力は常に論理“０”となり、この
アンド回路経由で通常のクロツクが供給されてい
るステージレジスタ（例えば、２２）への通常の
クロツクの供給は停止される。
上記ステージレジスタ２２にデータをスキヤン
インして、該データを保持させる場合、演算パイ
プライン１をマニユアル状態にして、通常クロツ
クを停止し、該ステージレジスタ２２にデータを
スキヤンインし、そのステージアドレスレジスタ
（STAR）５に該ステージレジスタ２２のアドレ
スを設定し、マスクイネーブルレジスタ（MER）
７に論理“１”を設定する。
インして、該データを保持させる場合、演算パイ
プライン１をマニユアル状態にして、通常クロツ
クを停止し、該ステージレジスタ２２にデータを
スキヤンインし、そのステージアドレスレジスタ
（STAR）５に該ステージレジスタ２２のアドレ
スを設定し、マスクイネーブルレジスタ（MER）
７に論理“１”を設定する。
こうすると、上記に説明した論理に従つて、ナ
ンド回路８２が論理“０”となり、アンド回路４
２を閉塞して、ステージレジスタ２２に対する通
常のクロツクの供給を停止することになる。
ンド回路８２が論理“０”となり、アンド回路４
２を閉塞して、ステージレジスタ２２に対する通
常のクロツクの供給を停止することになる。
この後、通常のクロツクをマニユアル状態で印
加しても、マニユアル状態を解除してフリーラン
状態にしても、上記ステージレジスタ２２への通
常のクロツクの印加は抑止されるので、上記ステ
ージレジスタ２２はスキヤンインしたデータを常
に保持していることになる。
加しても、マニユアル状態を解除してフリーラン
状態にしても、上記ステージレジスタ２２への通
常のクロツクの印加は抑止されるので、上記ステ
ージレジスタ２２はスキヤンインしたデータを常
に保持していることになる。
この結果、後段のステージレジスタ（例えば、
２ｉ）に対する入力データを固定することがで
き、ステージレジスタ２２とステージレジスタ２
ｉとの間にある論理回路に対する障害検出が効率
的に行えるようになる。
２ｉ）に対する入力データを固定することがで
き、ステージレジスタ２２とステージレジスタ２
ｉとの間にある論理回路に対する障害検出が効率
的に行えるようになる。
(g) 発明の効果
以上、詳細に説明したように、本発明の多段演
算パイプラインは、該回路を構成するステージレ
ジスタのいずれかにスキヤンインしたデータを、
通常のクロツクを印加した後も、該ステージレジ
スタに保持させることができるので、例えば繰り
返しテストを行う場合、上記スキヤンインデータ
を再設定する必要がなくなり、又後段のステージ
レジスタの内容を、印加クロツク数に応じて容易
に予測でき、更にフリーラン状態においても、後
段のステージレジスタの内容が予測可能となる場
合が多く、測定器を使用して行うチエツクが容易
になり、障害個所の検出が効率良く行えるという
効果がある。
算パイプラインは、該回路を構成するステージレ
ジスタのいずれかにスキヤンインしたデータを、
通常のクロツクを印加した後も、該ステージレジ
スタに保持させることができるので、例えば繰り
返しテストを行う場合、上記スキヤンインデータ
を再設定する必要がなくなり、又後段のステージ
レジスタの内容を、印加クロツク数に応じて容易
に予測でき、更にフリーラン状態においても、後
段のステージレジスタの内容が予測可能となる場
合が多く、測定器を使用して行うチエツクが容易
になり、障害個所の検出が効率良く行えるという
効果がある。
図は本発明の一実施例をブロツク図で示した図
である。 図面において、１は多段演算パイプライン、２
１，２２〜２ｉ，２ｊはステージレジスタ、３１
〜３ｉは論理回路、４１，４２〜４ｉ，４ｊはア
ンド回路、５はステージアドレスレジスタ
（STAR）、６はデコーダ（DEC）、７はマスクイ
ネーブルレジスタ（MER）、８１，８２〜８ｉ，
８ｊはナンド回路、９はクロツク線、をそれぞれ
示す。
である。 図面において、１は多段演算パイプライン、２
１，２２〜２ｉ，２ｊはステージレジスタ、３１
〜３ｉは論理回路、４１，４２〜４ｉ，４ｊはア
ンド回路、５はステージアドレスレジスタ
（STAR）、６はデコーダ（DEC）、７はマスクイ
ネーブルレジスタ（MER）、８１，８２〜８ｉ，
８ｊはナンド回路、９はクロツク線、をそれぞれ
示す。
Claims (1)
- １ 多段ステージからなる演算パイプラインであ
つて、その総て又は幾つかのステージがスキヤン
イン、アウト可能なレジスタ又はフリツプフロツ
プ群から構成されたものにおいて、上記演算パイ
プラインに、上記各ステージのレジスタ又はフリ
ツプフロツプ群のいずれかを選択する手段と、上
記選択されたステージのスキヤンイン、アウトレ
ジスタ又はフリツプフロツプ群への通常のクロツ
クの供給、停止を指定する手段とを設け、該手段
によつて上記各ステージのレジスタ又はフリツプ
フロツプ群のいずれかへの、通常のクロツクの供
給を制御することを特徴とする多段演算パイプラ
イン診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58202295A JPS6095643A (ja) | 1983-10-28 | 1983-10-28 | 多段演算パイプライン診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58202295A JPS6095643A (ja) | 1983-10-28 | 1983-10-28 | 多段演算パイプライン診断方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6095643A JPS6095643A (ja) | 1985-05-29 |
| JPS6336534B2 true JPS6336534B2 (ja) | 1988-07-20 |
Family
ID=16455174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58202295A Granted JPS6095643A (ja) | 1983-10-28 | 1983-10-28 | 多段演算パイプライン診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6095643A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0711787B2 (ja) * | 1987-03-02 | 1995-02-08 | 日本電気株式会社 | デ−タ処理装置 |
| JP2636695B2 (ja) * | 1993-08-03 | 1997-07-30 | 日本電気株式会社 | パイプライン処理回路 |
| FR2789247B1 (fr) * | 1999-01-28 | 2004-10-15 | St Microelectronics Sa | Circuit electronique modulaire a synchronisation amelioree |
| JP5234957B2 (ja) * | 2008-12-16 | 2013-07-10 | 国立大学法人 東京大学 | 半導体集積回路 |
-
1983
- 1983-10-28 JP JP58202295A patent/JPS6095643A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6095643A (ja) | 1985-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100217535B1 (ko) | 이벤트 한정 검사 아키텍춰 | |
| US7376875B2 (en) | Method of improving logical built-in self test (LBIST) AC fault isolations | |
| US7650547B2 (en) | Apparatus for locating a defect in a scan chain while testing digital logic | |
| US20040017219A1 (en) | System on chip (SOC) and method of testing and/or debugging the system on chip | |
| JPS6211734B2 (ja) | ||
| JPS6336534B2 (ja) | ||
| US7279996B2 (en) | Method of functionality testing for a ring oscillator | |
| US6105156A (en) | LSI tester for use in LSI fault analysis | |
| JPH06201801A (ja) | Ｂｉｓｔ回路に用いるための改良されたデータ分析器および分析方法 | |
| JPH10171677A (ja) | マイクロプロセッサおよびその検査方法 | |
| JPS60239836A (ja) | 論理回路の故障診断方式 | |
| CN106680688B (zh) | 利用并行扫描测试数据输入和输出测试多核集成电路 | |
| KR100457033B1 (ko) | 아날로그/디지탈변환기 | |
| JP2000304829A (ja) | 半導体検査方法 | |
| US6421810B1 (en) | Scalable parallel test bus and testing method | |
| JP2937440B2 (ja) | 集積回路検査装置 | |
| JPH0210178A (ja) | 論理回路 | |
| JPS6225211B2 (ja) | ||
| JPH06194416A (ja) | 順序回路を含む論理回路の診断システムおよび診断方法 | |
| JPH0238879A (ja) | 論理回路 | |
| JPS6032213B2 (ja) | 論理装置の診断方式 | |
| JPS6261973B2 (ja) | ||
| JPH02118475A (ja) | 論理集積回路 | |
| JPS59746A (ja) | 論理回路の診断方式 | |
| JPS61243377A (ja) | Ｌｓｉ試験装置 |