CN106680688B - 利用并行扫描测试数据输入和输出测试多核集成电路 - Google Patents

利用并行扫描测试数据输入和输出测试多核集成电路 Download PDF

Info

Publication number
CN106680688B
CN106680688B CN201511035978.2A CN201511035978A CN106680688B CN 106680688 B CN106680688 B CN 106680688B CN 201511035978 A CN201511035978 A CN 201511035978A CN 106680688 B CN106680688 B CN 106680688B
Authority
CN
China
Prior art keywords
tdo
cores
combined
signal
chain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511035978.2A
Other languages
English (en)
Other versions
CN106680688A (zh
Inventor
郝志勇
周宇亮
朱永峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Priority to CN201511035978.2A priority Critical patent/CN106680688B/zh
Priority to US15/254,993 priority patent/US10054637B2/en
Publication of CN106680688A publication Critical patent/CN106680688A/zh
Application granted granted Critical
Publication of CN106680688B publication Critical patent/CN106680688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G01R31/318561—Identification of the subpart
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G01R31/318563—Multiple simultaneous testing of subparts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces

Abstract

本公开涉及利用并行扫描测试数据输入和输出测试多核集成电路.测试具有一组名义上相似的核和不同的核所共用的成对的测试数据输入(TDI)和测试数据输出(TDO)焊盘的集成电路(IC).依据相应的TDI信号，不同核中的并行的相似的扫描链提供响应信号。向TDO焊盘提供对应的组合TDO信号。在不存在缺陷的情况下，组合TDO信号与来自不同的核中的相应的链的响应信号相同并且与相应的预期响应信号相同地被断言和去断言。所述核中的至少一个存在缺陷的情况下，组合TDO信号与相应的预期响应信号不同。如果结果是不合格，那么使用IC中的提供来自所选择的核的响应信号的诊断模块，ATE可以识别有缺陷的核。

Description

利用并行扫描测试数据输入和输出测试多核集成电路
技术领域
本发明涉及多核集成电路，并且更具体地，涉及利用并行扫描测试数据输入和输出测试多核集成电路.
背景技术
通常使用自动测试设备(ATE)在制造期间测试集成电路(IC)以检测硬件缺陷。被测装置(DUT)可以具有便于自动测试的可测试性设计(DFT)特征.DFT特征通常包括扫描测试能力，在其中IC的元件(如锁存器或触发器)暂时被连接在扫描链中以测试元件的功能。在测试模式操作期间，测试数据输入信号被施加至测试数据输入(TDI)焊盘以通过扫描链将测试图案移动(shift)至IC中。在一个或多个捕获时钟周期期间，DUT返回至功能操作，而产生的信号通过扫描链被移出至测试数据输出(TDO)焊盘并与预期的有效输出进行核对。广泛用于IC(和其它电路)的自动测试的一个工业标准是联合测试行动组(JTAG)标准的IEEE 1149.1标准测试访问端口和边界扫描架构.
多核IC具有确保给定的电路功能的多于一个的核，诸如中央处理器核(CPU)、数字信号处理器(DSP)、串行器/解串器(SerDes)、锁相环路(PLL)，数模转换器(DAC)、模数转换器(ADC)和物理层单元(PHY)。扫描测试这种多核IC通常包括测试在测试模式中各个被配置为具有多个扫描链的多个核.常规方法为每个核的m个链提供m个TDI焊盘和m个TDO焊盘，而为n个核提供总共2×m×n个TDI焊盘和TDO焊盘。然而，减少连接焊盘的数量因而减少IC上的外部管脚或引线的数量是重要的，尤其对于某些类型的装置而言。另一常规方法仅使用m个TDI焊盘和m个TDO焊盘，这m个TDI焊盘和m个TDO焊盘为所有核共用，但对核逐一施加测试数据，这使得测试时间乘以了核的数量n.
相同类型的多核IC的核通常具有名义上相似的(nominally similar)功能特性，并且由通过核中相似的扫描链移动的相似的TDI测试图案来测试。另一 常规方法为每个名义上相似的核中的m个相似的链提供m个共用的TDI焊盘并且同时对所有核中的相应的链并行施加TDI信号.此方法避免了增加测试时间.然而，每个链和每个核仍然有各自的TDO焊盘，使得对于n个核存在总共m×(n+1)个TDI焊盘和TDO焊盘.
使用共用的扫描TDI焊盘和共用的扫描TDO焊盘同时时多核IC的名义上相似的核并行地进行扫描测试将是有利的.
附图说明
通过参照对附图中所示的本发明的实施例的以下说明可以更好地理解本发明及其目的和优势。附图中的元件以简明和清楚的方式例示，而不一定按比例绘制。
图1是其中可以实现本发明的多核集成电路的示意性框图（现有技术）；
图2是根据本发明的实施例的多核集成电路的示意性框图；以及
图3是根据本发明的实施例的测试多核集成电路的方法的流程图.
具体实施方式
图1例示了其中可以实现本发明并且可以由本发明的方法对其进行测试的集成电路(IC)100.IC 100包括具有与存储器104耦接的处理器核1、2、3和4的多核处理器102以及与存储器104耦接的额外的存储器或储存器106.IC100还包括显示装置输出108、输入/输出接口110和软件112。软件112包括操作系统软件114、应用程序116和数据118.IC 100一般是本领域已知的，除了当其与自动测试设备(ATE)120耦接时使其能由本发明的方法来测试的适应性改变.当在处理器102上运行软件或程序时，处理器变为“用于”执行在处理器102上运行的软件或应用代码的步骤或指令的“装置”。即，如本领域技术人员已知的，对于不同的指令和与指令相关联的不同数据，由于不同的寄存器值等导致处理器102的内部电路呈观不同状态。因此，本文所说明的任何“用于……的装置(means-for)”结构都与处理器102执行本文所公开的方法的步骤时的处理器102相关.
图2例示了根据本发明的实施例的多核IC 200。IC 200包含一组名义上相似的核CORE1至COREn.在IC 200中示出了四个核，但是所述IC可以具有 不同数量的核。应当理解，名义上相似的核具有名义上相似的功能特性，但由于制造容差而可能具有差异。特别是，有缺陷的核将不同于没有缺陷的核.
IC 200还包含该组的不同的核CORE1至COREn所共用的成对的测试数据输入焊盘TDI CHAIN1至TDI CHAINm和测试数据输出焊盘TDO CHAIN1至TDO CHAINm、以及相应的预期响应输入焊盘EXPECTED RESPONSE CHAIN1至EXPECTED RESPONSE CHAINm。在测试模式中核CORE1至COREn每个可配置为具有多个扫描链CHAIN1至CHAINm，其中不同核CORE1至COREn中的相似的扫描链共同连接至对应的TDI焊盘TDI CHAIN1至TDI CHAINm，并且将来自不同核的响应信号CHAIN1_CORE1至CHAINm_COREn依据施加至对应的共用TDI焊盘的相应的TDI信号TDI1至TDIm来提供.用于不同扫描链CHAIN1至CHAINm的对应的联结(coniunction)模块202_1、204_1、206_1至202_m、204_m、206_m向TDO焊盘TDO CHAIN1至TDO CHAINm提供对应的组合TDO信号TDOl至TDOm，在不存在缺陷的情况下，组合TDO信号TDOl至TDOm与来自不同核CORE1至COREn中的相应的链的响应信号CHAIN1_CORE1至CHAINm_COREn相同地并且与对相应的扫描链CHAIN1至CHAINm的预期响应输入焊盘EXPECTED RESPONSE CHAIN1至EXPECTEDRESPONSE CHAINm施加的预期响应信号相同地被断言和去断言.在核CORE1至COREn中的至少一个中存在缺陷的情况下，组合TDO信号TDO1至TDOm与相应的扫描链CHAIN1至CHAINm的预期响应信号不同地被断言和去断言.
组合TDO信号TDO1至TDOm在ATE 120中被接收.如果不存在缺陷，那么由于各个核CORE1至COREn名义上相似，细合TDO信号TDO1至TDOm与不同核的各自响应相同。与还施加到输入焊盘EXPECTED RESPONSE CHAIN1至EXPECTED RESPONSE CHAINm的预期响应信号的比较使ATE 120能够让IC 200的全部核CORE1至COREn并行通过此测试.在结果是通过的情况下该测试的持续时间等同于对于n个核以及每个核m条链的具有总共2×m×n个TDI和TDO焊盘的常规方案，或者等同于在相应的扫描链共享不同核的TDI焊盘的情况下具有总共(n+1)×m个TDI和TDO焊盘的常规方案.然而，本发明的测试在IC 200中仅需要3m个测试焊盘，包括TDI和TDO焊盘以及用于预期响应信号的输入焊盘.通过增加不同的扫描链的 数量并且减小扫描链的长度，测试焊盘的节省可用于测试时间的减少。可替代地，IC 200中的多核测试节省的测试焊盘可被分配为同时测试IC中的其它模块。测试焊盘的数量不随IC中核的数量n增加而增加，使得IC 200中的核越多，节省的测试焊盘就越多。IC通常具有4个、8个或更多核，并且未来IC中核的数量可能还会增加.
核CORE1至COREn名义上相似并且具有相同的制造工艺和硬化(hardening).如果一个核是有缺陷的，那么在一定的工艺、电压、温度条件(PVT拐点)下全部的核CORE1至COREn都有缺陷是相对频繁发生的.因此，通过只将来自核CORE1至COREn的测试结果相互比较来测试IC是不够的.然而，利用本发明，ATE 120可获取组合TDO信号TDOl至TDOm，该ATE120将该组合TDO信号TDOl至TDOm与预期响应信号详细比较并将比较结果存储在故障日志中，可用于诊断缺陷和识别有缺陷的一个或更多个核.尽管从测试数据输出焊盘TDOCHAIN1至TDO CHAINm输出之前，来自核CORE1至COREn的各自响应信号CHAIN1_CORE1至CHAINm_COREn通过联结模块202_1、204_1、206_1至202_m、204_m、206_m处理，输出的组合TDO信号TDOl至TDOm仍然是测试响应数据而不是PASS或FAIL信息。将测试响应数据(而不是PASS/FAIL数据输出)输出至ATE 120的优势在于，由ATE 120捕获的扫描测试响应图案和ATE 120推导出的故障日志可直接用于扫描诊断。此外，根据未改变的扫描测试响应图案，如果期望的话，ATE 120具有掩蔽某些测试通道和周期所需要的全部信息，而不是必须在IC200中执行掩蔽.
IC 200可以包括用于识别有缺陷的核CORE1至COREn的诊断模块208_1至208_m。当诊断模式激活时，诊断模块208向TDO焊盘TDO CHAIN1至TDO CHAINm提供来自所选择的核COREx的响应信号CHAIN1_COREx至CHAINm_COREx.在诊断模式中，诊断模块208可以向TDO焊盘TDO CHAIN1至TDO CHAINm提供来自所选择的核COREx的响应信号CHAINl_COREx至CHAINm_COREx，而当诊断模式去激活时，诊断模块208可以从联结模块202_1、204_1、206_1至202_m、204_m、206_m向TDO焊盘TDO CHAIN1至TDO CHAINm提供组合TDO信号TDOl至TDOm。大多数IC不具有缺陷.仅当检测到缺陷时，才有必要用诊断模式延长测试模式. 因此，并不经常通过诊断模式来延长测试模式.测试模式中加载的原始扫描图案TDI信号可移动到选择的核COREx中的扫描链中并且也可用于诊断模式。诊断模式的相对于测试模式的改变可以仅通过用于选择诊断模式而非测试模式的信号DIAGNOSIS的值和用于选择一个或更多个核以逐一测试的CORE_SELECT信号的值来没置，被称为独热(one-hot)诊断形式.
诊断模块208_1至208_m可以包含对应的核选择多路复用器210_1至210_m，依据信号CORE_SELECT，所述核选择多路复用器210_1至210_m为各个相应的链CHAIN1至CHAINm选择来自选择的核COREx的响应信号CHAINl_COREx至CHAINm_COREx。诊断模块208_1至208_m还可以包含对应的诊断选择多路复用器212_1至212_m，依据信号DIAGNOSIS，所述诊断选择多路复用器212_1至212_m为每个相应的链CHAIN1至CHAINm在测试模式中选择来自多路复用器206_1至206_m的输出或者在诊断模式中选择来自多路复用器210_1至210_m的输出.信号CORE_SELECT和DIAGNOSIS可以由ATE 120提供到功能模式中用于其它目的的可用焊盘上，或者作为来自IEEE1149.1测试访问端口(TAP)控制器的用户比特，或者在扫描模式中能够被配置或约束的任何内部资源(如寄存器、闪存比特)。
用于不同的扫描链CHAIN1至CHAINm的联结模块202_1、204_1、206_1至202_m、204_m、206_m可以包含对应的第一联结模块202_1至202_m和第二联结模块204_1至204_m.用于不同的扫描链CHAIN1至CHAINm的第一联结模块202_1至202_m向TDO焊盘TDO CHAIN1至TDOCHAINm提供对应的第一组合TDO信号TDO1′至TDOm′，在不存在缺陷的情况下，第一组合TDO信号TDO1′至TDOm′与来自不同核CORE1至COREn中的相应的链的响应信号CHAIN1_CORE1至CHAINm_COREn相同并且与对相应的扫描链CHAIN1至CHAINm的预期响应输入焊盘EXPECTEDRESPONSE CHAIN1至EXPECTED RESPONSE CHAINm施加的预期响应信号相同地被断言.用于不同扫描链CHAIN1至CHAINm的第二联结模块204_1至204_m向TDO焊盘TDO CHAIN1至TDOCHAINm提供对应的第二组合TDO信号TDOl″至TDOm″，在不存在缺陷的情况下，第二组合TDO信号TDOl″至TDOm″与来自不同核CORE1至COREn中的相应的链CHAIN1_CORE1至CHAINm_COREn的响应信号相同地、并且与相应的扫描链CHAIN1至 CHAINm的预期响应信号相同地被去断言.
第一联结模块202_1至202_m可以包括接收来自该组的核CORE1至COREn的响应信号的用于每个链CHAIN1至CHAINm的对应的与门，而第二联结模块204_1至204_m可以包括接收来自该组的核的响应信号CHAIN1_CORE1至CHAINm_COREn的用于每个链CHAIN1至CHAINm的对应的或门.对于每个链，依据相应的扫描链CHAIN1至CHAINm的预期响应信号被断言或被去断言，为TDO焊盘选择第一组合TDO信号TDO1′至TDOm′或者第二组合TDO信号TDO1″至TDOm″.用于不同扫描链CHAIN1至CHAINm的联结模块可以包含对应的多路复用器206_1至206_m，依据相应的扫描链CHAIN1至CHAINm的预期响应信号的断言和去断言来控制所述多路复用器206_1至206_m.多路复用器206_1至206_m选择第一组合TDO信号TDO1′至TDOm′或者第二组合TDO信号TDO1″至TDOm″并且向相应的TDO焊盘TDO CHAIN1至TDO CHAINm提供所选择的组合TDO信号.
图3例示了测试多核IC(诸如200)的方法300，多核IC具有一组名义上相似的核CORE1至COREn以及不同的核所共用的成对的测试数据输入焊盘TDI CHAIN1至TDI CHAINm和测试数据输出焊盘TDO CHAIN1至TDO CHAINm.方法300包含在302处将IC设置为测试模式.在304处，该组的核CORE1至COREn中的每一个在测试模式中被配置为具有多个扫描链CHAIN1至CHAINm.在306处，不同的核CORE1至COREn中的相似的扫描链共同连接至对应的TDI焊盘TDI CHAIN1至TDI CHAINm并且依据施加至时应的共用TDI焊盘的相应的TDI信号TDI1至TDIm提供来自不同核的响应信号CHAIN1_CORE1至CHAINm_COREn。在308处，向TDO焊盘TDO CHAIN1至TDO CHAINm提供对应的组合TDO信号TDO1至TDOm。在不存在缺陷的情况下，组合TOD信号TDO1至TDOm与来自不同核CORE1至COREn中的相应的链的响应信号CHAIN1_CORE1至CHAINm_COREn相同并且与对相应的扫描链CHAIN1至CHAINm的预期响应输入焊盘EXPECTED RESPONSE CHAIN1至EXPECTED RESPONSE CHAINm施加的预期响应信号相同地被断言和去断言.在核CORE1至COREn中的至少一个中存在缺陷的情况下，组合TDO信号TDO1至TDOm与相应的扫描链CHAIN1至CHAINm的预期响应信号不同地被断言和去断言.
自动测试设备(ATE)120可以提供TDI信号和预期响应信号.在310处，ATE 120可以将组合TDO信号TDO1至TDOm与相应的预期响应信号进行比较.在312处判断比较的结果是IC通过还是IC不合格.如果结果是通过，那么测试在314处结束.
如果比较的结果是不合格，那么在316处ATE 120可以对IC执行诊断处理，以在ATE120检测到组合TDO信号TDO1至TDOm与相应的预期响应信号之间的差异的情况下用于识别有缺陷的核.诊断处理可以包括IC中的诊断模块208，所述诊断模块208向TDO焊盘TDOCHAIN1至TDO CHAINm提供来自所选择的核COREx的响应信号CHAIN1_COREx至CHAINm_COREx，并且ATE 120将来自所选择的核的响应信号与相应的预期响应信号进行比较.
可在步骤318至326处对每个核反复进行诊断处理，以识别它们中的哪个核是有缺陷的并且识别返工(例如通过消除有缺陷的核并降级IC使其用减少的数量的核来运作)的可能性。
在前述的说明书中，已参照本发明实施例的具体示例说明了本发明.然而很明显，可以在不脱离如所附权利要求书中所阐述的本发明的更广的精神和范围的情况下对本发明做出各种变型和改变。
在此讨论的连接可以是任何类型的适于例如经由中间设备从或向相应的节点、单元或装置传送信号的连接.因此，除非另有暗示或说明，所述连接可以是直接连接或间接连接.可以被提及为单连接、多连接、单向连接或双向连接来例示或描述所述连接。然而，不同的实施例可改变连接的实现方式.例如，可以使用单独的单向连接而不是双向连接，反之亦然。此外，多连接可以用串行地传输或以时分复用方式地传输多个信号的单个连接来替代.同样，承载多个信号的单连接可以被分离为承载这些信号的子集的各种不同的连接.因此，对于传输信号存在许多选择。
在此说明的每个信号可以被设计成正逻辑或负逻辑.在负逻辑信号的情况下，信号是低电平有效，其中逻辑真状态对应于逻辑电平0。在正逻辑信号的情况下，信号是高电平有效，其中逻辑真状态对应于逻辑电平1.应当注意，任何在此说明的信号都可以被设计为负逻辑信号或正逻辑信号.因此，在替代实施例中，那些被描述为正逻辑信号的信号可以实现为负逻辑信号，而那些被描述 为负逻辑信号的信号可以实现为正逻辑信号.
在本文，当提及致使信号、状态比特或相似装置进入其逻辑真或逻辑假状态时，分别使用术语“断言”或“置位”以及“无效”(或“去断言”或“清除”).如果逻辑真状态是逻辑电平1，则逻辑假状态是逻辑电平0.而如果逻辑真状态是逻辑电平0，则逻辑假状态是逻辑电平1。
本领域技术人员将认识到，逻辑块之间的边界仅是例示性的，而替代实施例可以合并逻辑块或电路元件或者对各种逻辑块或电路元件施加可替代的功能的分解。因此，应当理解，本文说明的架构仅仅是示例性的，而事实上实现相同功能的许多其它架构可以实现.相似地，实现相同功能的部件的任何布置都有效地“关联”，使得所期望的功能得以实现.因此，为实现特定功能而组合的任何两个部件可被看做彼此“相关联”，使得所期望的功能得以实现，而不论架构或中间部件如何。同样的，如此关联的任何两个部件也可以被视为彼此“可操作地连接”或“可操作地耦接”以实现所期望的功能.
此外，本领域技术人员将认识到，上述的操作之间的边界仅是例示性的.多个操作可以合并成单操作，而单个操作可以被分布在额外的操作中并且可以在时间上至少部分重叠地执行操作。此外，替代实施例可以包括特定操作的多个事件，而操作的顺序可在各种其它实施例中改变.
在权利要求中，词语‘包括’或‘具有’并不排除除了权利要求中列出的元件或步骤以外的元件或步骤的存在。此外，本文使用的术语“一”或“一个”被定义为一个或多于一个。此外，即使当同一权利要求包括引导性短语“一个或多个”或“至少一个”和不定冠词如“一”或“一个”时，权利要求中引导性短语(如“至少一个”和“一个或多个”)的使用也不应当被解释为暗示由不定冠词“一”或“一个”引入的另一权利要求元素把包含这种引入的权利要求元素的任何特定权利要求限制在只包含一个这种元素的发明。这一点同样适用于对定冠词的使用.除非另有说明，如“第一”和“第二”这样的术语用于这种术语所描述的元素之间的任意区分。因此，这些术语不一定旨在表示这种元素的时间顺序或其它优先级。仅仅因为某些描施在相互不同的权利要求中被陈述并不意味着这些措施的组合不能被用于获益。

Claims (10)

1.一种多核集成电路，包含：
一组相同类型的核；
为所述组的不同的核所共用的成对的测试数据输入TDI焊盘和测试数据输出TDO焊盘、以及相应的预期响应输入焊盘；
其中所述核中的每一个在测试模式中能配置有多个扫描链，其中不同的核中的相似的扫描链被共同连接至对应的TDI焊盘，并且根据施加至对应的共用的TDI焊盘的相应的TDI信号提供来自不同的核的响应信号；
用于不同的扫描链的对应的联结模块，向所述TDO焊盘提供对应的组合TDO信号，在不存在缺陷的情况下，所述组合TDO信号与来自不同的核中的相应的链的响应信号相同地、并且与向相应的扫描链的预期响应输入焊盘施加的预期响应信号相同地被断言和去断言；
其中，在所述核中的至少一个中存在缺陷的情况下，所述组合TDO信号与相应的扫描链的预期响应信号不同地被断言和去断言。
2.根据权利要求1所述的集成电路，还包含：
用于识别有缺陷的核的诊断模块，并且当诊断模式激活时，所述诊断模块向TDO焊盘提供来自所选择的核的响应信号。
3.根据权利要求2所述的集成电路，其中所述诊断模块在诊断模式中向所述TDO焊盘提供来自所选择的核的响应信号，而当诊断模式去激活时，所述诊断模块向所述TDO焊盘提供来自所述联结模块的组合TDO信号。
4.根据权利要求3所述的集成电路，其中所述诊断模块包含司应的核选择多路复月器和对应的诊断选择多路复月器，所述核选择多路复月器依据核选择信号为每个相应的链选择来自所选择的核的响应信号，所述诊断选择多路复月器浓据诊断信号而在测试模式中为每个相应的链选择来自所述核选择多路复月器的输出或者在诊断模式中为每个相应的链选择来自所述诊断选择多路复用器的输出。
5.根据权利要求1所述的集成电路，其中用于不同的扫描链的联结模块包含对应的第一联结模块和第二联结模块，其中用于不同的扫描链的所述第一联结模块向所述TDO焊盘提供对应的第一组合TDO信号，在不存在缺陷的情况下，所述第一组合TDO信号与来自不同的核中的相应的链的响应信号相同地、并且与向相应的扫描链的预期响应输入焊盘施加的预期响应信号相同地被断言，并且其中用于不同的扫描链的第二联结模块向所述TDO焊盘提供对应的第二组合TDO信号，在不存在缺陷的情况下，所述第二组合TDO信号与来自不同的核中的相应的链的响应信号相同地、并且与相应的扫描链的预期响应信号相同地被去断言。
6.根据权利要求5所述的集成电路，其中所述第一联结模块包括接收来自所述组的核的响应信号的用于每个链的对应的与门，而所述第二联结模块包括接收来自所述组的核的响应信号的用于每个链的对应的或门，并且其中对于每个链，依据相应的扫描链的预期响应信号被断言或去断言，为所述TDO焊盘选择所述第一组合TDO信号或所述第二组合TDO信号。
7.根据权利要求6所述的集成电路，其中用于不同的扫描链的联结模块包含依据相应的扫描链的预期响应信号的断言和去断言来控制的对应的多路复月器，其中所述多路复用器选择所述第一组合TDO信号或所述第二组合TDO信号并且向相应的TDO焊盘提供所选择的组合TDO信号。
8.一种多核集成电路，包含：
一组相同类型的核；
为所述组的不同的核所共用的成对的测试数据输入TDI焊盘和测试数据输出TDO焊盘、以及相应的预期响应输入焊盘；
其中所述核中的每一个在测试模式中能配置有多个扫描链，其中不同的核中的相似的扫描链被共同连接至对应的TDI焊盘，并且依据施加至对应的共用的TDI焊盘的相应的TDI信号来提供来自不同的核的响应信号；
用于不同的扫描链的对应的第一联结模块，向所述TDO焊盘提供对应的第一组合TDO信号，在不存在缺陷的情况下，所述第一组合TDO信号与来自不同的核中的相应的链的响应信号相同地、并且与向相应的扫描链的预期响应输入焊盘施加的预期响应信号相同地被断言；以及
用于不同的扫描链的对应的第二联结模块，向所述TDO焊盘提供对应的第二组合TDO信号，在不存在缺陷的情况下，所述第二组合TDO信号与来自不同的核中的相应的链的响应信号相同地、并且与相应的扫描链的预期响应信号相同地被去断言；并且
其中，在所述核中的至少一个中存在缺陷的情况下，组合TDO信号与相应的扫描链的预期响应信号不同地被断言和去断言。
9.根据权利要求8所述的集成电路，还包含：
用于识别有缺陷的核的诊断模块，并且当诊断模式激活时，所述诊断模块向TDO焊盘提供来自所选择的核的响应信号。
10.根据权利要求9所述的集成电路，还包含：
多路复月器，依据相应的扫描链的预期响应信号的断言和去断言来控制，以选择所述第一组合TDO信号或所述第二组合TDO信号并且向相应的TDO焊盘提供所选择的组合TDO信号，并且
其中所述第一联结模块包括接收来自所述组的核的响应信号的用于每个链的对应的与门，而所述第二联结模块包括接收来自所述组的核的响应信号的用于每个链的对应的或门，并且
其中对于每个链，依据相应的扫描链的预期响应信号被断言或去断言，为所述TDO焊盘选择所述第一组合TDO信号或所述第二组合TDO信号。
CN201511035978.2A 2015-11-11 2015-11-11 利用并行扫描测试数据输入和输出测试多核集成电路 Active CN106680688B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201511035978.2A CN106680688B (zh) 2015-11-11 2015-11-11 利用并行扫描测试数据输入和输出测试多核集成电路
US15/254,993 US10054637B2 (en) 2015-11-11 2016-09-01 Testing multi-core integrated circuit with parallel scan test data inputs and outputs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511035978.2A CN106680688B (zh) 2015-11-11 2015-11-11 利用并行扫描测试数据输入和输出测试多核集成电路

Publications (2)

Publication Number Publication Date
CN106680688A CN106680688A (zh) 2017-05-17
CN106680688B true CN106680688B (zh) 2020-09-25

Family

ID=58663278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511035978.2A Active CN106680688B (zh) 2015-11-11 2015-11-11 利用并行扫描测试数据输入和输出测试多核集成电路

Country Status (2)

Country Link
US (1) US10054637B2 (zh)
CN (1) CN106680688B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI770964B (zh) * 2021-04-27 2022-07-11 華邦電子股份有限公司 測試電路及其測試方法
CN113203940B (zh) * 2021-04-29 2023-06-20 桂林电子科技大学 3D NoC测试规划中的并行测试方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732209A (en) 1995-11-29 1998-03-24 Exponential Technology, Inc. Self-testing multi-processor die with internal compare points
US7249298B2 (en) 2002-04-30 2007-07-24 Samsung Electronics Co., Ltd. Multiple scan chains with pin sharing
US20050204217A1 (en) 2004-02-06 2005-09-15 Whetsel Lee D. Identical core testing using dedicated compare and mask circuitry
US7616036B1 (en) * 2005-09-12 2009-11-10 Virage Logic Corporation Programmable strobe and clock generator
US7263642B1 (en) 2005-09-15 2007-08-28 Azul Systems, Inc Testing replicated sub-systems in a yield-enhancing chip-test environment using on-chip compare to expected results for parallel scan chains testing critical and repairable sections of each sub-system
US8261143B2 (en) * 2007-05-07 2012-09-04 Texas Instruments Incorporated Select signal and component override signal controlling multiplexing TDI/TDO
US20090089636A1 (en) 2007-10-01 2009-04-02 Fernsler Matthew E Method and Apparatus for Logic Built In Self Test (LBIST) Fault Detection in Multi-Core Processors
CN101738580B (zh) * 2008-11-19 2012-08-29 中国科学院微电子研究所 一种面向同构多核处理器的可测性设计方法
US8607107B2 (en) 2010-04-20 2013-12-10 Mentor Graphics Corporation Test access mechanism for diagnosis based on partitioining scan chains
CN102103535B (zh) * 2011-03-07 2013-05-08 北京大学深圳研究生院 多核处理器、多核处理器的调试系统和调试方法
US8700955B2 (en) * 2011-09-22 2014-04-15 Freescale Semiconductor, Inc. Multi-processor data processing system having synchronized exit from debug mode and method therefor
US8856602B2 (en) 2011-12-20 2014-10-07 International Business Machines Corporation Multi-core processor with internal voting-based built in self test (BIST)
US8977919B2 (en) * 2012-02-21 2015-03-10 Texas Instruments Incorporated Scan, test, and control circuits coupled to IC surfaces contacts
CN103576076B (zh) * 2012-07-27 2019-02-01 恩智浦美国有限公司 用于执行扫描测试的系统和方法
KR102066661B1 (ko) * 2013-09-02 2020-01-15 삼성전자 주식회사 스캔-체인으로 연결된 플립-플롭들의 값들을 jtag 인터페이스를 이용하여 재구성할 수 있는 집적 회로, 이의 동작 방법, 및 상기 집적 회로를 포함하는 장치들
US10338138B2 (en) * 2015-12-31 2019-07-02 Chinsong Sul Low cost design for test architecture

Also Published As

Publication number Publication date
CN106680688A (zh) 2017-05-17
US20170131351A1 (en) 2017-05-11
US10054637B2 (en) 2018-08-21

Similar Documents

Publication Publication Date Title
US9535127B2 (en) Tester, parallel scan paths, and comparators in same functional circuits
US9297855B1 (en) Integrated circuit with increased fault coverage
US9404969B1 (en) Method and apparatus for efficient hierarchical chip testing and diagnostics with support for partially bad dies
US20140032986A1 (en) System and method for performing scan test
US9766289B2 (en) LBIST debug controller
JP2006145527A (ja) 埋め込み型時間領域反射率試験の方法及び装置
US9213063B2 (en) Reset generation circuit for scan mode exit
US8839063B2 (en) Circuits and methods for dynamic allocation of scan test resources
CN106680688B (zh) 利用并行扫描测试数据输入和输出测试多核集成电路
US10520550B2 (en) Reconfigurable scan network defect diagnosis
US20090063921A1 (en) Staggered LBIST Clock Sequence for Noise (di/dt) Amelioration
US20160109514A1 (en) Structural testing of integrated circuits
KR100694315B1 (ko) 다중 시스템 클럭 및 이종 코어를 포함하는 시스템 온 칩용연결선 지연 고장 테스트 제어기
US6421810B1 (en) Scalable parallel test bus and testing method
CN113391178A (zh) 用于检测有缺陷逻辑装置的方法及设备
US20130173978A1 (en) Multiple input and/or output data for boundary scan nodes
KR20070073428A (ko) 내장된 유한 상태기의 상태를 테스트할 수 있는 반도체집적 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Texas in the United States

Applicant after: NXP America Co Ltd

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

CB02 Change of applicant information
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant