TWI770964B

TWI770964B - 測試電路及其測試方法

Info

Publication number: TWI770964B
Application number: TW110115161A
Authority: TW
Inventors: 林志豐
Original assignee: 華邦電子股份有限公司
Priority date: 2021-04-27
Filing date: 2021-04-27
Publication date: 2022-07-11
Also published as: TW202242429A

Abstract

一種測試電路，包括指令焊墊、第一積體電路、第二積體電路、第一閂鎖器以及第二閂鎖器。指令焊墊接收操作指令。第一積體電路根據操作指令以及內部選擇訊號，進行對應的測試操作。第二積體電路根據操作指令以及內部選擇訊號，進行對應的測試操作。第一閂鎖器根據內部選擇訊號，將操作指令提供至第一積體電路。第二閂鎖器根據內部選擇訊號，將操作指令提供至第二積體電路。

Description

測試電路及其測試方法

本發明係有關於一種測試電路及其測試方法，特別是有關於一種共用測試焊墊且將測試焊墊放置於切割道之測試電路及其測試方法。

當半導體積體電路元件製作完成後，會驗證這些積體電路元件是否具有某些預期的特性或數值，例如特定的增益、電阻值、電容值等，這種品質控制方法稱為晶圓允收測試（wafer acceptance testing）。有時也需在晶圓切割成單個晶片之前，在晶圓上對某些積體電路元件進行編程與測試。因此，如何配置測試焊墊並且確保測試焊墊不會影響到積體電路元件之特性，將成為一個重要的課題。

本發明在此提出了測試電路以及測試方法，將所有測試所需的焊墊皆放置於切割道上，以降低對正常操作的影響。此外，在指令焊墊以及積體電路之間加入了閂鎖器，透過致能閂鎖器而將操作指令發送至對應的積體電路，使得複數個積體電路得以共用相同的指令焊墊，進而減少測試所需的焊墊。複數個積體電路更可共用電源焊墊以及資料焊墊，使得測試所需的焊墊可進一步減少。

有鑑於此，本發明提出一種測試電路，包括一指令焊墊、一第一積體電路、一第二積體電路、一第一閂鎖器以及一第二閂鎖器。指令焊墊接收一操作指令。第一積體電路根據操作指令以及一內部選擇訊號，進行對應的測試操作。第二積體電路根據操作指令以及內部選擇訊號，進行對應的測試操作。第一閂鎖器根據內部選擇訊號，將操作指令提供至第一積體電路。第二閂鎖器根據內部選擇訊號，將操作指令提供至第二積體電路。

根據本發明一實施例，指令焊墊、第一閂鎖器以及第二閂鎖器係位於第一積體電路以及第二積體電路之間的一切割道之上。

根據本發明一實施例，測試電路更包括一測試焊墊、一外部選擇焊墊以及一控制器。測試焊墊接收一測試訊號。外部選擇焊墊接收一外部選擇訊號。控制器根據測試訊號，將外部選擇訊號解碼為內部訊號。

根據本發明一實施例，當測試訊號自一第一狀態轉換至一第二狀態時，控制器重置內部選擇訊號。當測試訊號自第二狀態轉換至第一狀態時，控制器將外部選擇訊號解碼為內部訊號。內部訊號用以選擇第一積體電路以及第二積體電路之一者進行對應的測試操作。

根據本發明另一實施例，當測試訊號自第二狀態轉換至第一狀態時，控制器將外部選擇訊號解碼為內部訊號，第一閂鎖器根據控制器產生之內部訊號將指令焊墊接收之一深度省電指令提供至第一積體電路，使得第一積體電路操作於一深度省電模式。

根據本發明一實施例，當第一積體電路操作於深度省電模式時，控制器更根據外部選擇訊號，將指令焊墊接收之一測試指令提供至第二積體電路，使得第二積體電路根據測試指令進行對應的測試操作。

根據本發明一實施例，第一狀態係一低電壓位準，第二狀態係為一高電壓位準。

根據本發明一實施例，測試焊墊以及控制器係位於第一積體電路以及第二積體電路之間的一切割道之上。

根據本發明一實施例，測試電路更包括複數電源焊墊。電源焊墊接收一電源且耦接至第一積體電路以及第二積體電路，用以對第一積體電路以及第二積體電路供電，其中電源焊墊係位於第一積體電路以及第二積體電路之間的一切割道之上。

根據本發明一實施例，測試電路更包括複數資料焊墊。資料焊墊耦接至第一積體電路以及第二積體電路，用以傳送資料至第一積體電路以及第二積體電路之一者以及接收第一積體電路以及第二積體電路之一者所發送之資料，其中資料焊墊係位於第一積體電路以及第二積體電路之間的一切割道之上。

本發明更提出一種測試方法，用以測試一第一積體電路以及一第二積體電路。測試方法包括選取第一積體電路；將第一積體電路操作於一深度省電模式；選取第一積體電路；以及根據一測試指令對第二積體電路進行對應的測試操作。

根據本發明一實施例，選取第二積體電路之步驟以及選取第一積體電路之步驟更包括透過一測試焊墊，接收一測試訊號；透過一外部選擇焊墊，接收一外部選擇訊號；根據測試訊號，將外部選擇訊號解碼為內部選擇訊號；以及根據內部選擇訊號，選取第一積體電路以及第二積體電路之一者。

根據本發明一實施例，測試焊墊係位於第一積體電路以及第二積體電路之間的一切割道之上。

根據本發明一實施例，根據測試訊號將外部選擇訊號解碼為內部選擇訊號之步驟更包括當測試訊號自一第一狀態轉換至一第二狀態時，控制器重置內部選擇訊號；以及當測試訊號自第二狀態轉換至第一狀態時，將外部選擇訊號解碼為內部訊號。

根據本發明一實施例，第一狀態係為一低電壓位準，第二狀態係為一高電壓位準。

根據本發明一實施例，將第一積體電路操作於深度省電模式之步驟更包括利用一指令焊墊，接收一深度省電指令；利用一第一閂鎖器，根據內部選擇訊號將深度省電指令提供至第一積體電路；以及根據深度省電指令，將第一積體電路操作於深度省電模式。

根據本發明一實施例，根據測試指令對第二積體電路進行對應的測試操作之步驟更包括利用指令焊墊，接收測試指令；利用一第二閂鎖器，根據內部選擇訊號將測試指令提供至第二積體電路；以及根據測試指令，對第二積體電路進行對應的測試操作。

根據本發明一實施例，測試方法更包括利用複數電源焊墊接收一電源，其中電源焊墊係耦接至第一積體電路以及第二積體電路，且位於第一積體電路以及第二積體電路之間的一切割道之上；以及利用電源對第一積體電路以及第二積體電路供電。

根據本發明一實施例，測試方法更包括透過複數資料焊墊，傳送資料至第一積體電路以及第二積體電路之一者；以及透過資料焊墊，接收第一積體電路以及第二積體電路之一者所發送之資料，其中資料焊墊係耦接至第一積體電路以及第二積體電路，且位於第一積體電路以及第二積體電路之間的一切割道之上。

第1圖係根據本發明一實施例之測試電路方塊圖。如第1圖所示，測試電路100包括訊號產生電路110，其中訊號產生電路110包括測試焊墊PADT、第一外部選擇焊墊PE1、第二外部選擇焊墊PE2、…、第M外部選擇焊墊PEM以及控制器111。測試焊墊PADT用以接收測試訊號TM，第一外部選擇焊墊PE1、第二外部選擇焊墊PE2、…以及第M外部選擇焊墊PEM接收外部選擇訊號A＜1:M＞。控制器111根據測試訊號TM，將外部選擇訊號A＜1:M＞解碼為第一內部選擇訊號SEL1、第二內部選擇訊號SEL2、…以及第N內部選擇訊號SELN。

測試電路100更包括指令焊墊PADCMD、第一閂鎖器LTCH1、第二閂鎖器LTCH2、…、第N閂鎖器LTCHN、第一積體電路IC1、第二積體電路IC2、...以及第N積體電路ICN。指令焊墊PADCMD接收操作指令CMD，第一閂鎖器LTCH1、第二閂鎖器LTCH2、...以及第N閂鎖器LTCHN分別根據第一內部選擇訊號SEL1、第二內部選擇訊號SEL2、...以及第N內部選擇訊號SELN，而將指令焊墊PADCMD所接收之操作指令CMD提供至第一積體電路IC1、第二積體電路IC2、...以及第N積體電路ICN之一者。

根據本發明一實施例，為了避免測試電路100干擾第一積體電路IC1、第二積體電路IC2、...以及第N積體電路ICN之正常操作，測試焊墊PADT、控制器111、指令焊墊PADCMD、第一閂鎖器LTCH1、第二閂鎖器LTCH2、...以及第N閂鎖器LTCHN係位於第一積體電路IC1、第二積體電路IC2、...以及第N積體電路ICN之間的切割道(scribe line)。換句話說，當第一積體電路IC1、第二積體電路IC2、...以及第N積體電路ICN自晶圓切割為複數個晶片時，測試焊墊PADT、控制器111、指令焊墊PADCMD、第一閂鎖器LTCH1、第二閂鎖器LTCH2、...以及第N閂鎖器LTCHN也一併切除。

根據本發明之許多實施例，第一積體電路IC1、第二積體電路IC2、...以及第N積體電路ICN可為記憶體電路，或任何需要測試的積體電路。根據本發明一實施例，第一外部選擇焊墊PE1、第二外部選擇焊墊PE2、...以及第M外部選擇焊墊PEM係為積體電路中現有的焊墊。根據本發明另一實施例，第一外部選擇焊墊PE1、第二外部選擇焊墊PE2、…以及第M外部選擇焊墊PEM亦可位於切割道210。下文中將針對測試電路100之詳細操作，進行說明解釋。

第2圖係根據本發明一實施例之測試電路示意圖。如第2圖所示，測試電路200包括指令焊墊PADCMD、第一閂鎖器LTCH1、第二閂鎖器LTCH2、第三閂鎖器LTCH3、第四閂鎖器LTCH4、第一積體電路IC1、第二積體電路IC2、第三積體電路IC3以及第四積體電路IC4。根據本發明一實施例，測試電路200係以4個積體電路為例，在此僅作為說明解釋之用，並非以任何形式限定於此。

如第2圖所示，第一積體電路IC1、第二積體電路IC2、第三積體電路IC3以及第四積體電路IC4之間，具有切割道210。指令焊墊PADCMD、第一閂鎖器LTCH1、第二閂鎖器LTCH2、第三閂鎖器LTCH3以及第四閂鎖器LTCH4係位於切割道210上。

第一閂鎖器LTCH1根據第一內部選擇訊號SEL1，而將指令焊墊PADCMD所接收之操作指令CMD提供至第一積體電路IC1。第二閂鎖器LTCH2根據第二內部選擇訊號SEL2，而將操作指令CMD提供至第二積體電路IC2。第三閂鎖器LTCH3根據第三內部選擇訊號SEL3，而將操作指令CMD提供至第三積體電路IC3。第四閂鎖器LTCH4根據第四內部選擇訊號SEL4，而將操作指令CMD提供至第四積體電路IC4。

第3圖係根據本發明一實施例之閂鎖器示意圖。如第3圖所示，閂鎖器300係為D型正反器，其中閂鎖器300包括輸入端DI、時脈端CLK以及輸出端Q，時脈端CLK接收內部選擇訊號SEL。根據本發明一實施例，閂鎖器300係對應至第2圖所示之第一閂鎖器LTCH1、第二閂鎖器LTCH2、第三閂鎖器LTCH3以及第四閂鎖器LTCH4，且對應至第1圖所示之第一閂鎖器LTCH1、第二閂鎖器LTCH2、…以及第N閂鎖器LTCHN。換句話說，第2圖所示之第一閂鎖器LTCH1、第二閂鎖器LTCH2、第三閂鎖器LTCH3以及第四閂鎖器LTCH4可為D型正反器。

第4圖係根據本發明一實施例之閂鎖器時序圖。如第4圖所示，時序圖400係為閂鎖器300之操作時序圖，以下針對時序圖400之說明將搭配第3圖，以利詳細說明。

當閂鎖器300之時脈端CLK接收內部選擇訊號SEL由低電壓位準轉換至高電壓位準時，閂鎖器300進入通過狀態。如第4圖所示，當輸入端DI接收到第一命令A，輸出端Q同樣輸出第一命令A；當輸入端DI接收到第二命令B，輸出端Q同樣輸出第二命令B。

當內部選擇訊號SEL由高電壓位準轉換至低電壓位準時，閂鎖器300進入鎖定狀態。如第4圖所示，當閂鎖器300之時脈端CLK所接收之內部選擇訊號SEL自高電壓位準轉換至低電壓位準時，輸入端DI接收的是第二命令B，則輸出端Q輸出的是第二命令B。就算此時輸入端DI接收到第三命令C或第四命令D，輸出端Q依然持續輸出第二命令B。

換句話說，當第2圖之第一內部選擇訊號SEL1、第二內部選擇訊號SEL2、第三內部選擇訊號SEL3以及第四內部選擇訊號SEL4之一者自低電壓位準轉換至高電壓位準且自高電壓位準轉換至低電壓位準時，僅有第一積體電路IC1、第二積體電路IC2、第三積體電路IC3以及第四積體電路IC4之一者接收到指令焊墊PADCMD接收之操作指令CMD。

第5圖係根據本發明一實施例之訊號產生電路方塊圖。如第5圖所示，訊號產生電路500包括測試焊墊PADT、第一外部選擇焊墊PE1、第二外部選擇焊墊PE2以及控制器510，其中訊號產生電路500係對應至第1圖之訊號產生電路110，控制器510係對應至第1圖之控制器111。為了詳細說明解釋訊號產生電路500之動作，第5圖係以2個外部選擇焊墊以及4個內部選擇訊號為例，並未以任何形式限定於此。

第一外部選擇焊墊PE1接收第一外部選擇訊號A1，第二外部選擇焊墊PE2接收第二外部選擇訊號A2，測試焊墊PADT接收測試訊號TM，控制器510根據測試訊號TM，將第一外部選擇訊號A1以及第二外部選擇訊號A2解碼為第一內部選擇訊號SEL1、第二內部選擇訊號SEL2、第三內部選擇訊號SEL3以及第四內部選擇訊號SEL4。詳細外部選擇訊號A＜2:1＞以及內部選擇訊號SEL＜4:1＞之對應關係，如下表所示。

TM=1	SEL＜4:1＞
A＜2:1＞=00	0001
A＜2:1＞=01	0010
A＜2:1＞=10	0100
A＜2:1＞=11	1000

第6圖係根據本發明一實施例之訊號產生電路時序圖。如第6圖所示，當測試訊號TM自低電壓位準轉換至高電壓位準時，控制器510將內部選擇訊號SEL＜4:1＞歸零，也就是將第一內部選擇訊號SEL1、第二內部選擇訊號SEL2、第三內部選擇訊號SEL3以及第四內部選擇訊號SEL4皆設為零。

當測試訊號TM位於高電壓位準時，控制器510將外部選擇訊號A＜2:1＞解碼為內部選擇訊號SEL＜4:1＞。當測試訊號TM自高電壓位準轉換至低電壓位準後，控制器510輸出解碼之內部選擇訊號SEL＜4:1＞。當測試訊號TM係為低電壓位準時，無論外部選擇訊號A＜2:1＞為何，控制器510將內部選擇訊號SEL＜4:1＞維持前一狀態。

第7圖係根據本發明一實施例之測試方法流程圖。第8圖係根據本發明一實施例之測試方法時序圖。以下針對第7圖之流程圖的敘述，將搭配第2圖、第5圖以及第8圖，以利詳細說明。

首先，對測試電路200供電（步驟S710）。如第8圖所示，當對測試電路200供電時，供應電壓VS係由低電壓位準轉換至高電壓位準而對測試電路200供電，並且測試訊號TM維持為低電壓位準。此時儘管指令焊墊PADCMD係接收不動作命令NOP，但仍無法對第一積體電路IC1、第二積體電路IC2、第三積體電路IC3以及第四積體電路IC4之任一者輸入命令。

接著，選取第二積體電路IC2（步驟S720）。如第8圖所示，當測試訊號TM產生第一上升緣R1時，外部選擇訊號A＜2:1＞係為01，控制器510解碼外部選擇訊號A＜2:1＞，並同時歸零內部選擇訊號SEL＜4:1＞。當測試訊號TM產生第一下降緣F1時，控制器510將解碼之外部選擇訊號A＜2:1＞輸出至內部選擇訊號SEL＜4:1＞而為0010，使得第2圖之指令焊墊PADCMD耦接至第二積體電路IC2。

根據本發明一實施例，第2圖所示之第一閂鎖器LTCH1、第二閂鎖器LTCH2、第三閂鎖器LTCH3以及第四閂鎖器LTCH4係根據測試訊號TM，而分別閂鎖第一內部選擇訊號SEL1、第二內部選擇訊號SEL2、第三內部選擇訊號SEL3以及第四內部選擇訊號SEL4。

關閉第二積體電路IC2（步驟S730）。當指令焊墊PADCMD接收到深度省電命令DPD且將深度省電命令DPD提供至第二積體電路IC2時，第二積體電路IC2根據深度省電命令DPD而操作於深度省電模式。根據本發明一實施例，當第二積體電路IC2操作於深度省電模式時，第二積體電路IC2之輸入/輸出匯流排係為高阻抗狀態，第二積體電路IC2之電源腳位也同時關閉。

選取第三積體電路IC3（步驟S740）。如第8圖所示，當測試訊號TM產生第二上升緣R2時，外部選擇訊號A＜2:1＞係為10，控制器510解碼外部選擇訊號A＜2:1＞，並歸零內部選擇訊號SEL＜4:1＞。當測試訊號TM產生第二下降緣F2時，控制器510將解碼之外部選擇訊號A＜2:1＞輸出至內部選擇訊號SEL＜4:1＞而為0100，使得第2圖之指令焊墊PADCMD耦接至第三積體電路IC3。

關閉第三積體電路IC3（步驟S750）。當指令焊墊PADCMD接收到深度省電命令DPD且將深度省電命令DPD提供至第三積體電路IC3時，第三積體電路IC3根據深度省電命令DPD而操作於深度省電模式。根據本發明一實施例，當第三積體電路IC3操作於深度省電模式時，第三積體電路IC3之輸入/輸出匯流排係為高阻抗狀態，第三積體電路IC3之電源腳位也同時關閉。

選取第四積體電路IC4（步驟S760）。如第8圖所示，當測試訊號TM產生第三上升緣R3時，外部選擇訊號A＜2:1＞係為11，控制器510解碼外部選擇訊號A＜2:1＞，並歸零內部選擇訊號SEL＜4:1＞。當測試訊號TM產生第三下降緣F3時，控制器510將解碼之外部選擇訊號A＜2:1＞輸出至內部選擇訊號SEL＜4:1＞而為1000，使得第2圖之指令焊墊PADCMD耦接至第四積體電路IC4。

關閉第四積體電路IC4（步驟S770）。當指令焊墊PADCMD接收到深度省電命令DPD且將深度省電命令DPD提供至第四積體電路IC4時，第四積體電路IC4根據深度省電命令DPD而操作於深度省電模式。根據本發明一實施例，當第四積體電路IC4操作於深度省電模式時，第四積體電路IC4之輸入/輸出匯流排係為高阻抗狀態，第四積體電路IC4之電源腳位也同時關閉。

選取第一積體電路IC1（步驟S780）。如第8圖所示，當測試訊號TM產生第四上升緣R4時，外部選擇訊號A＜2:1＞係為00，控制器510解碼外部選擇訊號A＜2:1＞，並歸零內部選擇訊號SEL＜4:1＞。當測試訊號TM產生第四下降緣F4時，控制器510將解碼之外部選擇訊號A＜2:1＞輸出至內部選擇訊號SEL＜4:1＞而為0001，使得第2圖之指令焊墊PADCMD耦接至第一積體電路IC1。

測試第一積體電路IC1（步驟S790）。當指令焊墊PADCMD耦接至第一積體電路IC1且指令焊墊PADCMD接收到測試命令TC時，第一積體電路IC1根據測試命令TC而進行對應的測試操作。

綜上所述，測試方法700係將耦接至指令焊墊PADCMD之(N-1)個積體電路關閉，僅留下一個積體電路進行測試操作，並且將測試所需的焊墊放置於切割道上，以利將對積體電路進行操作的影響降至最低。

第9圖係根據本發明另一實施例之測試電路示意圖。如第9圖所示，測試電路900包括電源焊墊PADP、第一積體電路IC1、第二積體電路IC2、第三積體電路IC3以及第四積體電路IC4。電源焊墊PADP用以接收電源，且同時提供至第一積體電路IC1、第二積體電路IC2、第三積體電路IC3以及第四積體電路IC4。

根據本發明之其他實施例，測試電路900可包括複數個電源焊墊PADP，在此僅以一個電源焊墊PADP用以說明解釋，並非以任何形式限定於此。如第9圖所示，第一積體電路IC1、第二積體電路IC2、第三積體電路IC3以及第四積體電路IC4之間具有切割道910，其中電源焊墊PADP係位於切割道910上。當第一積體電路IC1、第二積體電路IC2、第三積體電路IC3以及第四積體電路IC4分別切割為單個晶片時，電源焊墊PADP同時也會被切除以降低對各個積體電路正常操作時所造成的影響。

第10圖係根據本發明另一實施例之測試電路示意圖。如第10圖所示，測試電路1000包括資料焊墊PADD、第一積體電路IC1、第二積體電路IC2、第三積體電路IC3以及第四積體電路IC4。資料焊墊PADD係耦接至第一積體電路IC1、第二積體電路IC2、第三積體電路IC3以及第四積體電路IC4，用以傳送資料至第一積體電路IC1、第二積體電路IC2、第三積體電路IC3以及第四積體電路IC4之一者以及接收第一積體電路IC1、第二積體電路IC2、第三積體電路IC3以及第四積體電路IC4之一者所發送之資料。

根據本發明之其他實施例，測試電路1000可包括複數個資料焊墊PADD，在此僅以一個資料焊墊PADD用以說明解釋，並非以任何形式限定於此。如第10圖所示，第一積體電路IC1、第二積體電路IC2、第三積體電路IC3以及第四積體電路IC4之間具有切割道1010，其中資料焊墊PADD係位於切割道1010上。當第一積體電路IC1、第二積體電路IC2、第三積體電路IC3以及第四積體電路IC4分別切割為單個晶片時，資料焊墊PADD同時也會被切除以降低對各個積體電路正常操作時所造成的影響。

本發明在此提出了測試電路以及測試方法，將所有測試所需的焊墊皆放置於切割道上，以降低對正常操作之積體電路所造成的影響。此外，在指令焊墊以及積體電路之間加入了閂鎖器，透過致能閂鎖器而將操作指令發送至對應的積體電路，使得複數個積體電路得以共用相同的指令焊墊，進而減少測試所需的焊墊。此外，複數個積體電路更可共用電源焊墊以及資料焊墊，使得測試所需的焊墊可進一步減少。

100,200,900,100:測試電路 110,500:訊號產生電路 111,510:控制器 210,910,1010:切割道 300:閂鎖器 400:時序圖 700:測試方法 PADT:測試焊墊 PADP:電源焊墊 PADD:資料焊墊 PE1:第一外部選擇焊墊 PE2:第二外部選擇焊墊 PEM:第M外部選擇焊墊 A＜1:M＞:外部選擇訊號 TM:測試訊號 SEL1:第一內部選擇訊號 SEL2:第二內部選擇訊號 SELN:第N內部選擇訊號 PADCMD:指令焊墊 LTCH1:第一閂鎖器 LTCH2:第二閂鎖器 LTCH3:第三閂鎖器 LTCH4:第四閂鎖器 LTCHN:第N閂鎖器 IC1:第一積體電路 IC2:第二積體電路 IC3:第三積體電路 IC4:第四積體電路 ICN:第N積體電路 CMD:操作指令 DI:輸入端 CLK:時脈端 Q:輸出端 A:第一命令 B:第二命令 C:第三命令 D:第四命令 A1:第一外部選擇訊號 A2:第二外部選擇訊號 A＜2:1＞:外部選擇訊號 S710～S790:步驟流程 VS:供應電壓 DPD:深度省電命令 NOP:不動作命令 TC:測試命令 R1:第一上升緣 F1:第一下降緣 R2:第二上升緣 F2:第二下降緣 R3:第三上升緣 F3:第三下降緣 R4:第四上升緣 F4:第四下降緣

第1圖係根據本發明一實施例之測試電路方塊圖；第2圖係根據本發明一實施例之測試電路示意圖；第3圖係根據本發明一實施例之閂鎖器示意圖；第4圖係根據本發明一實施例之閂鎖器時序圖；第5圖係根據本發明一實施例之訊號產生電路方塊圖；第6圖係根據本發明一實施例之訊號產生電路時序圖；第7圖係根據本發明一實施例之測試方法流程圖；第8圖係根據本發明一實施例之測試方法時序圖；第9~10圖係根據本發明之兩種實施例之測試電路示意圖。

100:測試電路

110:訊號產生電路

111:控制器

PADT:測試焊墊

PE1:第一外部選擇焊墊

PE2:第二外部選擇焊墊

PEM:第M外部選擇焊墊

A<1：M>:外部選擇訊號

TM:測試訊號

SEL1:第一內部選擇訊號

SEL2:第二內部選擇訊號

SELN:第N內部選擇訊號

PADCMD:指令焊墊

LTCH1:第一閂鎖器

LTCH2:第二閂鎖器

LTCHN:第N閂鎖器

IC1:第一積體電路

IC2:第二積體電路

ICN:第N積體電路

CMD:操作指令

Claims

一種測試電路，包括：一指令焊墊，接收一操作指令；一第一積體電路，根據上述操作指令以及一內部選擇訊號，進行對應的測試操作；一第二積體電路，根據上述操作指令以及上述內部選擇訊號，進行對應的測試操作；一第一閂鎖器，根據上述內部選擇訊號，將上述操作指令提供至上述第一積體電路；以及一第二閂鎖器，根據上述內部選擇訊號，將上述操作指令提供至上述第二積體電路。
如請求項1之測試電路，更包括：一測試焊墊，接收一測試訊號；一外部選擇焊墊，接收一外部選擇訊號；以及一控制器，根據上述測試訊號，將上述外部選擇訊號解碼為一內部訊號，當上述測試訊號自一第一狀態轉換至一第二狀態時，上述控制器重置上述內部選擇訊號，當上述測試訊號自上述第二狀態轉換至上述第一狀態時，上述控制器將上述外部選擇訊號解碼為上述內部訊號，其中上述內部訊號用以選擇上述第一積體電路以及上述第二積體電路之一者進行對應的測試操作，當上述測試訊號自上述第二狀態轉換至上述第一狀態時，上述控制器將上述外部選擇訊號解碼為上述內部訊號，上述第一閂鎖器根據上述控制器產生之上述內部訊號將上述指令焊墊接收之一深度省電指令提供至上述第一積體電路，使得上述第一積體電路操作於一深度省電模式，當上述第一積體電路操作於上述深度省電模式時，上述控制器更根據上述外部選擇訊號，將上述指令焊墊接收之一測試指令提供至上述第二積體電路，使得上述第二積體電路根據上述測試指令進行對應的測試操作。
如請求項2之測試電路，其中上述第一狀態係為一低電壓位準，上述第二狀態係為一高電壓位準。
如請求項1之測試電路，其中指令焊墊、上述第一閂鎖器以及上述第二閂鎖器係位於上述第一積體電路以及上述第二積體電路之間的一切割道之上，其中上述測試焊墊以及上述控制器係位於上述第一積體電路以及上述第二積體電路之間的一切割道之上。
如請求項1之測試電路，更包括：複數電源焊墊，接收一電源且耦接至上述第一積體電路以及上述第二積體電路，用以對上述第一積體電路以及上述第二積體電路供電，其中上述電源焊墊係位於上述第一積體電路以及上述第二積體電路之間的一切割道之上；以及複數資料焊墊，耦接至上述第一積體電路以及上述第二積體電路，用以傳送資料至上述第一積體電路以及上述第二積體電路之一者以及接收上述第一積體電路以及上述第二積體電路之一者所發送之資料，其中上述資料焊墊係位於上述第一積體電路以及上述第二積體電路之間的一切割道之上。
一種測試方法，用以測試一第一積體電路以及一第二積體電路，包括：選取上述第一積體電路；將上述第一積體電路操作於一深度省電模式；選取上述第二積體電路；以及根據一測試指令對上述第二積體電路進行對應的測試操作。
如請求項6之測試方法，其中選取上述第二積體電路之步驟以及選取上述第一積體電路之步驟更包括：透過一測試焊墊，接收一測試訊號；透過一外部選擇焊墊，接收一外部選擇訊號；根據上述測試訊號，將上述外部選擇訊號解碼為上述內部選擇訊號；以及根據上述內部選擇訊號，選取上述第一積體電路以及上述第二積體電路之一者；其中根據上述測試訊號將上述外部選擇訊號解碼為上述內部選擇訊號之步驟更包括：當上述測試訊號自一第一狀態轉換至一第二狀態時，上述控制器重置上述內部選擇訊號；以及當上述測試訊號自上述第二狀態轉換至上述第一狀態時，將上述外部選擇訊號解碼為一內部訊號；其中將上述第一積體電路操作於上述深度省電模式之步驟更包括：利用一指令焊墊，接收一深度省電指令；利用一第一閂鎖器，根據上述內部選擇訊號將上述深度省電指令提供至上述第一積體電路；以及根據上述深度省電指令，將上述第一積體電路操作於上述深度省電模式；其中，根據上述測試指令對上述第二積體電路進行對應的測試操作之步驟更包括：利用上述指令焊墊，接收上述測試指令；利用一第二閂鎖器，根據上述內部選擇訊號將上述測試指令提供至上述第二積體電路；以及根據上述測試指令，對上述第二積體電路進行對應的測試操作。
如請求項7之測試方法，其中上述第一狀態係為一低電壓位準，上述第二狀態係為一高電壓位準。
如請求項7之測試方法，其中上述測試焊墊係位於上述第一積體電路以及上述第二積體電路之間的一切割道之上，其中上述指令焊墊、上述第一閂鎖器以及上述第二閂鎖器係位於上述第一積體電路以及上述第二積體電路之間的一切割道之上。
如請求項6之測試方法，更包括：利用複數電源焊墊接收一電源，其中上述電源焊墊係耦接至上述第一積體電路以及上述第二積體電路，且位於上述第一積體電路以及上述第二積體電路之間的一切割道之上；利用上述電源對上述第一積體電路以及上述第二積體電路供電；透過複數資料焊墊，傳送資料至上述第一積體電路以及上述第二積體電路之一者；以及透過上述資料焊墊，接收上述第一積體電路以及上述第二積體電路之一者所發送之資料，其中上述資料焊墊係耦接至上述第一積體電路以及上述第二積體電路，且位於上述第一積體電路以及上述第二積體電路之間的一切割道之上。