KR100457033B1

KR100457033B1 - 아날로그/디지탈변환기

Info

Publication number: KR100457033B1
Application number: KR1019950043633A
Authority: KR
Inventors: 오히에미쯔야
Original assignee: 오끼 덴끼 고오교 가부시끼가이샤
Priority date: 1994-11-25
Filing date: 1995-11-24
Publication date: 2005-01-27
Also published as: DE69523537D1; US5815105A; EP0714170B1; DE69523537T2; EP0714170A3; EP0714170A2; JPH08154055A; KR960020008A

Abstract

본 발명은 아날로그-디지털 변환기의 테스트를 용이하게 하는데 그 목적이 있다.

본 발명의 아날로그-디지털 변환기는, 외부 아날로그신호를 수신하는 아날로그 입력포트와, 외부 디지털신호를 수신하는 디지털 입력포트와, 선택신호를 수신하는 제어포트를 구비한다. 아날로그-디지털 변환기에서의 변환회로는, 외부 아날로그신호를 내부 디지털신호로 변환한다. 셀렉터는, 상기 내부 디지털신호 또는 외부 디지털신호 중 어느 한쪽을 상기 선택신호에 응답하여 선택한다. 이 선택된 디지털신호를 결과 레지스터에 기억하여, 디지털 출력포트에서 판독할 수 있다.

Description

아날로그/디지털 변환기

본 발명은, 아날로그-디지털 변환기에 관한 것으로, 특히 아날로그-디지털 변환기의 레지스터 엑세스(Acess) 능력에 관한 것이다.

일반적으로, ADC라고 말하는 아날로그-디지털 변환기를 사용하여 아주 다양한 전자장치에서 연속변화전압 또는 다른 아날로그량을 디지털화한다. 종래의 ADC는, 이하 결과 레지스터라고 부르는 판독전용 레지스터를 구비하여 상기 디지털화된 데이터를 기억한다. 각 변환 후, ADC는 그 변환 결과를 상기 결과 레지스터에 자동으로 로딩하고, 그것에 의해 그 결과를 외부장치에 의해 판독할 수 있다.

종래의 ADC는, 그 결과 레지스터가 판독전용 레지스터이기 때문에, 테스트하기 매우 어려운 단점이 있었다. 그 결과 레지스터를 테스트하는 유일한 방법은, 공지된 아날로그 입력이 다양한 ADC를 제공하고, ADC가 각 아날로그 입력을 변환하게 하고, 상기 결과 레지스터로부터 정확한 결과를 판독할 수 있는지를 체크하는 것이다. 또한, 아날로그 신호 발생기를 필요로 하면, 이러한 테스트 과정은, 대부분의 ADC 형태에서의 변환처리 자체가 시간이 걸리기 때문에 상당한 시간이 걸릴 수 있다.

또한, 이 테스트과정은, 정밀한 아날로그신호들을 발생하는데 어렵기 때문에 정밀도가 떨어진다. 이 때문에, 특히 상기 결과 레지스터의 최하위비트는, 거의 테스트하지 않는다. 문제를 악화시키기 위해서, ADC에서 0 또는 풀 스케일 오류는, 소정의 원하는 테스트 데이터, 예를 면 비트값이 모두 0 또는 비트값이 모두 1인 데이터를 조금도 발생하지 않아도 된다.

이러한 문제점들 때문에, 일반적으로, ADC는 상기 결과 레지스터가 정상으로 동작하고 있다는 가정 하에서 테스트된다. 이러한 가정은 항시 참은 아니다. 즉 제조공정에서의 웨이퍼 결점, 포토리소그래피 결점 또는 대기 먼지입자에 의해, 전류 누설과 같은 트랜지스터 결점, 부정확한 턴 온 또는 오프, 고온에서의 오동작, 고주파수에서의 오동작 또는 소정 전압레벨에서의 오동작이 생긴다. 상기 결과 레지스터에서는, 상기와 같은 결점으로 데이터를 부정확하게 판독할 수 있다. 복수의 비트는, 명백한 이유없이 반전하기도 하거나, 1의 상태 또는 0의 상태로 고정되어 있기도 한다.

종래의 ADC의 결과 레지스터는 이러한 방법으로 하지 못할 경우, ADC 내부에서 발생하는 것을 알기 곤란해짐에 따라, 그 결점을 해석하기 어려워진다. 예를 들면, 상기 결점이 그 결과 레지스터 내부에 있는지 아니면 변환회로 자체에 있는지를 결정하기가 불가능할 수도 있다. 또한, 그 결점이 특정의 온도, 전압 또는 주파수 조건 하에서만 일어나면, 그 결점은 일정 시간 동안 검출되지 않을 수도 있다. 자동차 전자시스템 등의 중요한 안전장비에서는 상기와 같이 검출되지 않은 결점으로 심각한 결과를 가져올 수 있다.

다수의 입력채널과 다수의 결과 레지스터를 갖는 ADC는, 자주 마이크로 컨트롤러와 같은 대규모 집적회로 내에 설치된다. 마이크로 컨트롤러 내의 ADC의 아날로그 입력채널들은, 종종 프로그램가능하고, 이것은 미사용된 아날로그 입력포트가 다른 기능으로 지정된다는 것을 의미한다. 그러나, 미사용된 판독전용 결과 레지스터는, ADC의 변환부로부터만 데이터를 수신하기 때문에 이와 같은 방법으로 재지정될 수 없다. 이에 따라, 아날로그 입력채널을 전혀 사용하지 않을 경우 마이크로 컨트롤러의 내부 레지스터 자원의 낭비와 같은 또 다른 문제점이 생긴다.

본 발명의 목적은 아날로그-디지털 변환기의 테스트를 용이하게 하는데 잇다.

본 발명의 다른 목적은, 마이크로 컨트롤러 내에서 아날로그-디지털 변환기의 자체 테스트를 용이하게 하는데 있다.

본 발명의 또 다른 목적은, 마이크로 컨트롤러 내의 아날로그-디지털 변환기의 미사용된 결과 레지스터가 다른 기능으로 지정되도록 하는데 있다.

도 1은 본 발명에 따른 아날로그-디지털 변환기의 제1실시예를 보인 블록도,

도 2는 도 1의 결과 레지스터를 보인 회로도,

도 3은 도 2의 버퍼 보인 회로도,

도 4는 도 1의 셀렉터를 보인 회로도,

도 5는 본 발명에 따른 아날로그-디지털 변환기의 제2실시예를 보인 블록도,

도 6은 본 발명에 따른 아날로그-디지털 변환기의 제3실시예를 보인 블로도.

*도면의 주요부분에 대한 부호의 설명*

2; 아날로그 입력포트 4; 디지털 입력포트

12; 디지털 출력포트 6,8,10; 제어신호 입력포트

18; 셀렉터 24, 결과 레지스터

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 1은 본 발명의 제1실시예를 보인 ADC의 블록구성도이다. 도 1을 참조하면, 본 발명의 A/D 변환기의 제1실시예는 외부 아날로그 신호(A)를 수신하기 위한 아날로그 입력포트(2), 외부 디지털 신호(DE)를 수신하기 위한 디지털 입력포트(4), 선택신호(SEL), 쓰기 제어신호(W) 및 읽기 제어신호(R)를 수신하기 위한 제어신호 입력포트(6, 8, 10) 및, 디지털 신호(Q)를 출력하기 위한 디지털 출력포트(12)를 포함한다. 디지털 신호(DE, Q)는 n(n은 양의 정수) 비트의 데이터 길이를 가지며, 입력포트(4, 12)는 각각 n개의 신호선을 처리하는 병렬 데이터 포트이다.

A/D 변환기(14)는 아날로그 입력신호(A)를 n 비트의 내부 디지털 신호(DI)로 변환하여 n 비트의 내부 데이터경로(16)를 통해 셀렉터(18)로 출력한다. 상기 셀렉터(18)는 또 다른 n 비트의 내부 데이터경로(20)를 통해 디지털 입력포트(4)로부터 외부 데이터 신호(DE)를 수신하고, 제어신호 입력포트(6)를 통해 선택신호(SEL)를 수신한다. 상기 셀렉터(18)는 외부 디지털 신호(DE) 또는 내부 디지털 신호(DI)를 선택하며 또 다른 n 비트의 내부 데이터 경로(22)를 통해 상기 선택된 신호를 결과 레지스터(24)에 전송한다.

결과 레지스터(24)는 쓰기 제어신호(W)의 입력에 따라 선택된 신호(DE 또는 DI)를 저장하며, 읽기 제어신호(R)의 입력에 따라 저장된 신호를 출력포트(12)를 통해 출력시킨다.

읽기 제어신호 및 선택신호(R, SEL)는 A/D 변환기의 외부에서 생성된다. 쓰기 제어신호(W)는 외부에서 생성될 수도 있고, A/D 변환기의 내부에서 도면에 도시되지 않은 제어 회로에 의해 생성될 수도 있다.

도 2는 결과 레지스터(24)의 회로 구성을 도시한다. 상기 결과 레지스터(24)는 n개의 딜레이(delay)용 플립플롭(26)을 가지며, 각 플립플롭(26)은 데이터 입력단자(D), 데이터 출력 단자(Q) 및 클럭 입력 단자(CK)를 가진다. 데이터 입력 단자(D)는 데이터 경로(22)의 n 개의 신호선(22')을 통해 선택된 신호의 n 비트(D1, ..., Dn)를 수신한다. 클럭 입력 단자(CK)는 제어신호 입력포트(8)로부터쓰기 신호(W)를 수신한다. 데이터 출력 단자(9)는 제어신호 입력포트(10)로부터의 읽기 신호(R)에 의해 제어되는 버퍼 증폭기(28)와 결합되어 있다. 상기 증폭기(28)는 n 비트의 출력포트(12)를 통해 디지털 출력 신호(Q)의 n 비트(Q1, ..., Qn)를 출력시키며, 상기 출력포트(12)는 n개의 개별 출력 단자(12')를 가진다.

도 3은 도 2에 도시된 버퍼 증폭기(28)의 회로 구성을 도시한다. 제1버퍼 증폭기(28)가 예시되어 있지만, n개의 버퍼 증폭기(28)는 모두 동일한 형태의 구조를 가진다.

각 버퍼 증폭기(28)는 한 쌍의 인버터(30, 31) 및, 전원 공급 단자(39)와 접지 단자(40) 사이에 직렬로 연결된 4개의 FET(32, 34, 36, 38)를 포함한다. 접지측의 2개의 트랜지스터(32, 34)는 n 채널 MOS_FET이고, 전원 공급 측의 2개의 트랜지스터(36, 38)는 p 채널 MOS_FET이다. 인버터(30)는 예를 들어, 도 2의 제1플립플롭(26)으로부터 데이터 출력 신호를 수신하여 트랜지스터(34, 36)의 게이트를 제어한다. 인버터(31)는 읽기 신호(R)를 수신하여 트랜지스터(32, 38)의 게이트를 제어한다.

도 4는 셀렉터(18)의 1비트 섹션에 대한 회로 구성을 도시한다. 셀렉터(18)는 이러한 구조를 갖는 n 개의 병렬적인 섹션을 포함한다. 셀렉터(18)의 모든 섹션은 선택신호(SEL)를 수신한다. 도 4의 신호선(16', 20', 22')은 도 1의 데이터 경로(16, 20, 22)에 대응하는 비트선이다.

도 4의 회로는 한 쌍의 2_입력 AND 게이트(41, 42), 인버터(43) 및 2_입력 OR 게이트(44)를 가진다. AND 게이트(41)는 선택신호(SEL)를 수신하여 신호선(16')을 통해 내부 디지털 신호(DI)의 1 비트를 수신한다. AND 게이트(42)는 인버터(43)에 의해 반전되는 선택신호(SEL)를 수신하며, 신호선(20')을 통해 외부 디지털 신호(DE)의 1비트를 수신한다. OR 게이트(44)는 AND 게이트(41, 42)의 출력을 수신하여 논리 OR 연산을 수행하고, 그 결과를 신호선(22')을 통해 결과 레지스터에 전송한다.

다음으로, 외부 아날로그 신호(A)를 디지털 출력(Q)으로 변환하는 연산에 대해 설명한다. 이 연산을 하는 동안, 선택신호(SEL)는 "하이레벨"로 구동되고, 도 4의 AND 게이트(41)는 인에이블, AND 게이트(42)는 디스에이블이므로, 셀렉터(18)는 내부 디지털 신호(DI)를 선택한다. 읽기 및 쓰기 제어신호(R, W)는 모두 초기의 비활성 상태이다.

도 1의 A/D 변환기(14)는 아날로그 입력신호(A)의 전압을 샘플링하고, 상기 샘플링된 전압을 양자화하여 양자화 값을 나타내는 내부 디지털 신호(DI)를 출력시킨다. 아날로그 입력신호(A)를 내부 디지털 신호(DI)로 변환하기 위해서는 연속 근사법과 같은 잘 알려진 다양한 방법들이 사용될 수 있다. 본 발명은 특정 변환 방법에 한정되지 않는다.

변환이 완료하여 올바른 내부 디지털 신호(DI)가 데이터경로(16, 20)에 나타나면, 쓰기 제어신호(W)는 활성 상태로 된다. 상기 쓰기 제어펄스는 도 2의 플립플롭(26)이 데이터 경로(22)로부터의 내부 디지털 신호(DI)를 일시 저장한 후, 플립플롭(26)의 출력 단자(Q)를 통해 내부 디지털 신호(DI) 데이터의 출력을 개시하도록 한다.

변환 결과를 읽기 위해서는, 중앙 처리 유닛(CPU, 도시하지 않음)과 같은 외부 장치가 읽기 제어신호(R)를 하이(high)로 구동하여 활성 상태로 함으로써, 도 3의 트랜지스터(32, 38)가 턴온된다. 도 3의 인버터(30)에 의해 반전되는 데이터 신호의 값에 따라, 2개의 트랜지스터(34, 36) 중 하나가 턴온되어 출력 단자(12')를 통해 하이 또는 로우 비트가 출력된다. 이에 따라, 결과 레지스터(24)에 내부 디지털 신호(DI)로서 저장되어 있는 변환 결과는 출력포트(12)를 통해 디지털 출력 신호(Q)로서 출력된다.

다음으로, 결과 레지스터(24)를 테스트하는 연산에 대해 설명한다. 이 연산을 하는 동안, 선택신호(SEL)는 "로우레벨" 상태이고, 도 4의 AND 게이트(41)는 디스에이블, AND 게이트(42)는 인에이블이므로, 셀렉터(18)는 외부 디지털 신호(DE)를 선택한다.

상기 테스트는 결과 레지스터(24)에 다양한 데이터 패턴을 기록하고 이것이 올바르게 읽어지는지를 검사하는 과정으로 이루어진다. 데이터 길이가 8비트이면, 예를 들어, "0000 0000", "0101 0101', "1010 1010" 및 "1111 1111"과 같은 데이터 패턴이 테스트될 수 있다. 이러한 패턴은 "0"와 "1"이 각 비트에서 기록이 되는지와, 인접 비트선 간의 단락과 같은 간섭이 일어나는지를 검사하기 위한 것이다.

테스트할 데이터 패턴은 디지털 입력포트(4)로 전송된다. 선택신호(SEL)가 "로우레벨"이므로, 셀렉터(18)는 이 데이터 패턴을 선택하여 결과 레지스터(24)에 전송한다. 다음으로, 쓰기 제어신호(W)는 적절한 시점에 활성화되어 위에서 설명된 바와 같이, 결과 레지스터(24)의 데이터 패턴을 저장한다. 쓰기 제어신호(W)가 비활성 상태로 되고 소정 시간이 경과하면, 읽기 제어신호(R)가 활성화되어 결과 레지스터의 내용은 디지털 출력포트(12)를 통해 읽어진다. 이와 같이 읽어진 데이터가 테스트 대상인 모든 패턴의 기록 데이터와 일치하면 테스트는 통과한 것이며, 이것은 데이터가 기록되어 결과 레지스터에서 일시 저장된 다음, 올바르게 읽어진다는 것을 보여준다.

테스트하고자 하는 패턴이 등가의 아날로그 전압을 변환하여 생성하는 것이 아니라 디지털 입력포트(4)로부터 직접 기록되기 때문에, 이러한 테스트는 빠르고 용이하게 실행될 수 있다.

결과 레지스터(24)가 상기 테스트를 통과하면, 아날로그 입력신호(A)를 인가하여 출력 데이터(9)로서 올바르게 변환되는지를 검사함으로써 A/D 변환기(14)를 테스트할 수 있다. 출력 데이터(Q)가 올바르지 않으면, 변환 에러에 의해 결과 레지스터가 고장인 것이 명백해진다. 이러한 지식은 오류 분석과 교정 작업의 설계를 단순화시킨다.

다음으로, 연산 중인 A/D 변환기를 검사하기 위한 절차를 설명한다. 이러한 절차는 온도 센서로부터 신호와 같이 천천히 변화하는 아날로그 신호를 규칙적인 간격으로 변환할 때 유용하다.

이러한 상황에서 동일한 출력 데이터(Q)가 규칙적으로 얻어지면, 이것은 아날로그 입력신호가 변화하지 않는 것을 의미하는 것이거나, 전기적 오류로 인해 결과가 하나의 값에 고정된다는 것을 의미한다. 그러므로, 출력 데이터(Q)가 읽어질 때마다, 일정 값을 감산함으로써 출력 데이터(Q)의 값을 변경시켜서 테스트데이터(DX)를 생성하며, 이 테스트 데이터는 디지털 입력포트(4)로 전송된다. 선택신호(SEL)는 "로우레벨"로 구동되고 쓰기 제어신호(W)는 잠시 활성화되어 상기 변경된 데이터(DX)를 결과 레지스터(24)에 기록한다. 선택신호(SEL)는 다음 변환이 종료되기 전에 다시 "하이레벨"로 구동된다.

다음 변환이 종료하여 출력 데이터(Q)가 저장 및 다시 읽어질 때, 그 결과가 테스트 데이터(DX)와 동일하면, 이것은 고장을 의심할 수 있다. 이러한 현상이 반복적으로 발생하면, 이러한 고장 의심을 확신할 수 있다. 경고를 표시하거나, 잠재적으로 위험한 연산을 정지시키거나 안전 모드로 전환하는 등의 적절한 조치가 취해질 수 있다.

이러한 검사 절차는 A/D 변환기가 검사를 자동적으로 실행하도록 프로그램되어 있는 마이크로 컨트롤러와 같은 장치에 내장되어 있을 때 특히 유용하다. 예를 들어, 자동차를 제어하는 마이크로 컨트롤러에서는 아날로그 변환 결과를 이와 같은 방식으로 검사하는 것이 매우 바람직하다. 테스트 데이터(DX)가 결과 레지스터(24)에 실제로 기록되었는지를 검증하기 위해 다음 변환이 시작되기 전에 DX 값을 읽어들임으로써 보다 철저한 검사를 수행하도록 상기 마이크로 컨트롤러를 프로그래밍 할 수도 있다.

도 5를 참조하면, 제2실시예는 다수의 아날로그 입력포트 또는 채널을 갖는 A/D 변환기이다. 도 1에서 사용된 것과 동일한 도면 번호는 동일 또는 유사한 구성요소를 식별하기 위한 것이며, 하이픈으로 연결된 첨자는 동일한 형태의 다수의 구성 요소를 나타낸다. 예를 들어, 아날로그 입력포트는 2_0 내지 2_m(m은 양의 정수)으로 번호가 부여되어 있다.

아날로그 입력포트(2_0 내지 2_m)는 각각 아날로그 스위치(46_0 내지 46_m)에 연결되어 있으며, 이 스위치들은 채널 어드레스 신호(S0 내지 Sm)에 의해 제어된다. 아날로그 스위치(46_0 내지 46_m)는 A/D 변환기(14)와 병렬로 결합되어 있다.

데이터 경로(16, 20)는 m 개의 셀렉터(18_0 내지 18_m)와 병렬로 결합되어 있으며, 각 셀렉터는 동일한 선택신호(SEL)를 제어신호 입력포트(6)로부터 수신한다. 셀렉터에 의해 선택되는 신호는 각각의 결과 레지스터(24_0 내지 24_m)에 제공되며, 각 레지스터는 디지털 출력포트(12)와 병렬로 결합되어 있다.

결과 레지스터(24_0 내지 24_m)는 각각의 2_입력 AND 게이트(48_0 내지 48_m)를 통해 제어신호 입력포트(8)로부터 쓰기 제어신호(W)를 수신하고, 각각의 2_입력 AND 게이트(49_0 내지 49_m)를 통해 제어신호 입력포트(10)로부터 읽기 제어신호(R)를 수신한다. 이들 AND 게이트의 제2입력은 채널 어드레스 신호(S0 내지 Sm)이다.

이하, 아날로그 신호(A0)의 변환을 예로 들어 A/D 변환 연산에 대해 설명한다.

이러한 신호를 변환하기 위해서는, 채널 어드레스 신호(S0)가 "하이레벨"로 구동되어 아날로그 스위치(46_0)는 턴온되고, 채널 어드레스 신호(S1 내지 Sm)가 로우 레벨로 구동되어 아날로그 스위치(46_1 내지 46_m)는 턴오프된다. 선택신호(SEL)는 "하이레벨"로 구동되므로, 모든 셀렉터(18_0 내지 18_m)는 내부디지털 신호(DI)를 선택한다.

A/D 변환기(14)는 아날로그 스위치(46_0)를 통해 아날로그 신호(A0)를 수신하고, 이 신호를 샘플링하여 데이터 경로(16)를 통해 대응하는 내부 디지털 신호(DI)를 출력시킨다. 변환이 완료된 후, 쓰기 제어신호(W)는 제1실시예에서와 같이 단시간의 펄스에 의해 "하이레벨"로 구동된다.

채널 어드레스 신호(S0)는 "하이레벨"이므로, 이러한 쓰기 제어신호(W)는 AND 게이트(48_0)를 통과하여 결과 레지스터(24_0)에 도달하여, 결과 레지스터(24_0)가 내부 디지털 신호(DI)를 저장하도록 한다. 다른 채널 어드레스 신호는 "로우레벨"이므로, AND 게이트(48_1 내지 48_m)의 출력은 "로우레벨" 상태를 유지하고, 내부 디지털 데이터(DI)는 결과 레지스터(24_1 내지 24_m에 저장되지 않으며, 각 결과 레지스터는 이전의 내용을 계속 유지한다.

변환 결과가 읽어지면, 읽기 제어신호(R)는 "하이레벨"로 구동된다. AND 게이트(49_0)의 출력은 "하이레벨"로 변하는 반면, AND 게이트(49_1 내지 49_m)의 출력은 "로우레벨"을 유지한다. 이에 따라, 결과 레지스터(24_0)에 저장된 디지털 신호 값은 디지털 출력포트(12)를 통해 출력된다.

각 변환 결과가 즉시 읽어질 필요는 없다. 예를 들어, 먼저, 채널 어드레스 신호(S0 내지 Sm)를 순서대로 "하이레벨"로 구동하고 쓰기 제어신호(W)로서 펄스를 인가함으로써 아날로그 입력신호(A0 내지 Am)를 모두 변환한 다음, 쓰기 제어신호(R)를 활성화시키고 채널 어드레스 신호(S0 내지 Sm)를 다시 "하이레벨"로 구동함으로써 편리한 시간에 변환 결과를 읽는 것이 가능하다. 하나의 채널이 변환되고 있는 도중에 다른 채널의 변환 결과를 읽어들이는 것도 가능하다.

다음으로, 다양한 레지스터 검사에 대해 간략히 설명한다.

특정 레지스터를 검사하기 위해서는, 대응하는 채널 어드레스 신호를 "하이 레벨"로 구동하고 제1실시예에서와 같이 진행하면 충분하다.

m 개의 서로 다른 테스트 패턴을 m개의 결과 레지스터(24_0 내지 24_m)에 기록한 다음, 상기 결과 레지스터를 순서대로 읽어들임으로써 레지스터간의 간섭을 검출할 수 있다.

모든 결과 레지스터에 동일한 테스트 패턴을 기록함으로써 또 다른 형태의 테스트가 수행될 수 있다. 모든 채널 어드레스 신호를 한번에 구동하기 위한 수단이 구비되어 있다면, 상기 기록은 동시에 수행될 수 있다.

제1실시예에서와 같이, 결과 레지스터에 직접 기록할 수 있는 기능은 모든 종류의 테스트를 용이하게 한다.

본 발명은 앞서 설명한 실시예에 한정되지 않으며, 다양한 변형을 허용한다. 예를 들어, 제2실시예에서는 결과 레지스터의 수가 아날로그 입력포트의 수와 동일하였지만, 일반적인 경우에도 그럴 필요는 없다. 둘 이상의 아날로그 입력포트가 하나의 결과 레지스터를 공유하거나, 하나의 아날로그 입력포트가 다수의 결과 레지스터를 가질 수도 있다.

마이크로 컨트롤러에서는 일부 아날로그 입력포트가 고정되게 할당되고 다른 포트들은 재 할당될 수 있다. 또한, 테스트를 용이하게 하기 위하여, 셀렉터는 모든 결과 레지스터에 대해 구비되는 것이 바람직하다.

도 2 내지 도 4에 도시된 회로 구성은 알기 쉽게 다양한 방법으로 변형될 수 있다. 하이 레벨에서 활성화되는 것으로 설명된 신호들이 로우 레벨에서 활성화되는 것으로 할 수도 있다.

본 발명의 응용은 아날로그 전압 입력을 등가의 디지털 값으로 변환하는 A/D 변환기에 한정되지 않는다. 본 발명은 다양한 형태의 아날로그 입력신호를 디지털 출력 신호로 변환하기 위한 장치로서, 아날로그 비교기, 주파수 카운터 및 여러 형태의 디지털 측정 또는 계측 장비를 포함하는 많은 장치에 실시될 수 있다.

도 6을 참조하면, 개별 선택신호(SEL_0 내지 SEL_m)가 서로 다른 제어포트(6_0 내지 6_m)로부터 셀렉터(18_0 내지 18_m)로 제공된다는 점을 제외하고는 상기 제3실시예는 제2실시예와 동일하다. 회로 구성 및 동작에 대한 상세한 설명은 생략될 것이다. 제어포트 외에는 도면 번호가 도 5와 동일하다.

예를 들어, 선택신호(SEL_0 내지 SEL_m)는 m 비트의 제어 레지스터(도시하지 않음)로부터 생성될 수 있으며, 각 레지스터의 비트는 선택신호 중에서 하나를 제어한다. 이와 같이 하여 선택신호의 임의의 집합이 활성화될 수 있다. 이러한 제어 레지스터에 기록하고 적절한 읽기, 쓰기 및 채널 어드레스 신호를 결정함으로써 테스트가 수행될 수 있다.

다른 방법으로서, 0에서 m까지 범위의 i 값을 4코딩하여 신호(SEL_0 내지 SEL_i)를 활성화시키거나, 한 쌍의 (j, k)의 값을 디코딩하여 신호(SEL_j 내지 SEL_k)를 활성화시키는 디코더가 구비될 수 있다. 이러한 구성은 유연성은 줄어들지만, 제어 비트는 덜 필요하다.

제3실시예는 마이크로 컨트롤러에 사용하기에 특히 적합하다. 입력 단자(4)와 출력 단자(12)는 마이크로 컨트롤러의 내부 데이터 경로(도시하지 않음)에 연관되어 있어서, 마이크로 컨트롤러의 중앙 처리 유닛(도시하지 않음)은 결과 레지스터로부터 데이터를 읽고 결과 레지스터에 데이터를 기록하는 것을 모두 할 수 있다. 모든 아날로그 입력 채널을 특정 응용품에 사용하는 것이 필요하지 않다면, 영구적으로 사용하지 않는 채널의 선택신호(SEL_i)를 외부의 디지털 신호(DE)를 선택하는 레벨로 지정하도록 마이크로 컨트롤러를 프로그래밍 할 수 있다. 그래서, 이러한 채널의 결과 레지스터는 범용 데이터 레지스터로 이용될 수 있다. 자주 액세스되는 플래그 데이터 등은 빠른 접근을 위해 이러한 레지스터에 저장될 수 있다. 도면에 도시되지 않았지만, 동일한 결과 레지스터에서 읽기 및 쓰기 제어신호간의 충돌을 방지하기 위하여 추가적인 논리 회로가 구비될 수 있다.

그러므로, 본 발명은 마이크로 컨트롤러가 종래의 기술에 비해 레지스터 자원을 더욱 완벽하게 이용할 수 있도록 한다. 물론, 사용하지 않는 아날로그 입력포트들도 예를 들어, 일반적인 마이크로 컨트롤러에서와 같이 디지털 신호의 범용 입출력으로 재 할당될 수도 있다.

이상에서 설명한 바와 같이 본 발명은 A/D 변환기와 결과 레지스터를 구비한 ADC에 상기 A/D 변환기에서 출력된 내부 디지털 신호 또는 외부에서 입력된 임의의 외부 디지털 신호의 어느 한편을 선택해서 상기 결과 레지스터에 입력하는 셀렉터를 설치했기 때문에 A/D 변환기 및 결과 레지스터의 동작 테스트를 개별적으로 실시할 수 있다.

또한, 상기 A/D 변환기의 입력포트 및 상기 결과 레지스터가 복수 구비되어 있는 경우라도, 셀렉터에 의해 복수의 입력포트 및 결과 레지스터를 유효하게 활용할 수 있다.

Claims

외부 아날로그 신호를 수신하기 위한 아날로그 입력포트;

복수의 병렬 비트들을 갖는 외부 디지털 신호를 수신하기 위한 디지털 입력 포트,

제 1선택신호를 수신하기 위한 제 1제어포트;

제 2선택신호를 수신하기 위한 제 2제어포트;

상기 외부 아날로그 신호를 복수의 병열 비트들을 갖는 내부 디지털 신호로 변환하기 위해 상기 아날로그 입력포트에 결합된 변환회로;

상기 변환회로와 상기 디지털 입력포트에 결합되고, 병렬 형태로 상기 외부 디지털 신호와 상기 내부 디지털 신호를 수신하고, 상기 제 1선택신호에 응하여 상기 내부 디지털 신호와 상기 외부 디지털 신호로부터 하나의 신호를 선택하는 제 1셀렉터;

상기 변환회로와 상기 디지털 입력포트에 결합되고, 병렬 형태로 상기 외부 디지털 신호와 상기 내부 디지털 신호를 수신하고, 상기 제 2선택신호에 응하여 상기 내부 디지털 신호와 상기 외부 디지털 신호로부터 신호를 선택하는 제 2셀렉터;

상기 제 1셀렉터에 의해 선택된 신호를 저장하기 위해 상기 제 1셀렉터에 결합디는 제 1결과 레지스터;

상기 제 2셀렉터에 의해 선택된 신호를 저장하기 위해 상기 제 2셀렉터에 결합되는 제 2결과 레지스터; 및

상기 제 1결과 레지스터에 저장된 신호와 상기 제 2결과 레지스터에 저장된 신호의 병렬 출력을 위한 디지털 출력포트;

를 포함한 것을 특징으로 하는 아날로그/디지털 변환기.
제 2항에 있어서,

상기 변환회로에 병렬로 결합되는 복수의 아날로그 입력포트들을 더 포함하는 것을 특징으로 하는 아날로그/디지털 변환기.
제 2항에 있어서,

상기 변환회로는 마이크로 컨트롤러의 한 부분을 이룬 것을 특징으로 하는 아날로그/디지털 변환기.
제 4항에 있어서,

상기 마이크로 컨트롤러는 상기 결과 레지스터에 데이터를 읽고 쓰는 중앙처리장치를 포함한 것을 특징으로 하는 아날로그/디지털 변환기.
외부 아날로그 신호를 수신하기 위한 아날로그 입력포트;

상기 외부 아날로그 신호를 내부 디지털 신호로 변환하기 위해 상기 아날로그 입력포트에 결합된 변환회로;

상기 내부 디지털 신호와 독립된 외부 디지털 신호를 수신하기 위한 디지털입력포트;

제 1선택신호를 수신하기 위한 제 1제어포트;

제 2선택신호를 수신하기 위한 제 2제어포트;

상기 변환회로와 상기 디지털 입력포트애 결합되고, 상기 외부 디지털 신호와 상기 내부 디지털 신호로부터 하나의 신호를 선택하기 위해 상기 제 1선택신호에 대응하는 제 1셀렉터;

상기 변환회로와 상기 디지털 입력포트에 결합되고, 상기 외부 디지털 신호와 상기 내부 디지털 신호로부터 하나의 신호를 선택하기 위해 상기 제2 선택신호에 대응하는 제 2셀렉터;

상기 제 1셀렉터에 의해 선택된 신호를 저장하기 위해 상기 제 1셀렉터에 결합디는 제 1결과 레지스터;

상기 제 2셀렉터에 의해 선택된 신호를 저장하기 위해 상기 제 2셀렉터에 결합되는 제 2결과 레지스터; 및

상기 제 1결과 레지스터에 저장된 신호와 상기 제 2결과 레지스터에 저장된 신호의 출력을 위한 디지털 출력포트;

를 포함한 것을 특징으로 하는 아날로그/디지털 변환기.
제 6항에 있어서,

상기 변환회로에 병렬로 결합되는 복수의 아날로그 입력포트들을 더 포함하는 것을 특징으로 하는 아날로그/디지털 변환기.
외부 아날로그 신호를 수신하기 위한 아날로그 입력포트;

상기 외부 아날로그 신호를 내부 디지털 신호로 변환하기 위해 상기 아날로그 입력포트에 결합된 변환회로;

상기 내부 디지털 신호와 독립된 외부 디지틸 신호를 수신하기 위한 디지털 입력포트;

제 1선택신호를 수신하기 위한 제 1제어포트;

상기 변환회로와 상기 디지털 입력포트에 결합되고, 상기 외부 디지털 신호와 상기 내부 디지털 신호중의 하나를 선택하기 위해 상기 제 1선택신호에 대응하는 제 1셀렉터;

상기 변환회로와 상기 디지털 입력포트에 결합되고, 상기 외부 디지털 신호와 상기 내부 디지털 신호중의 하나를 선택하기 위해 상기 제 2선택신호에 대응하는 제 2셀렉터;

상기 제 1셀렉터에 의해 선택된 신호를 저장하기 위해 상기 제 1셀렉터에 직접 연결된 제 1결과 레지스터;

상기 제 2셀렉터에 의해 선택된 신호를 저장하기 위해 상기 제 2셀렉터에 직접 연결된 제 2결과 레지스터; 및

상기 제 1결과 레지스터에 저장된 신호와 상기 제 2결과 레지스터에 저장된 신호의 출력을 위한 디지털 출력포트;

를 포함한 것을 특징으로 하는 아날로그/디지털 변환기.
제 8항에 있어서,

상기 변환회로에 병렬로 결합되는 복수의 아날로그 입력포트들을 더 포함하는 것을 특징으로 하는 아날로그/디지털 변환기.
제 8항에 있어서,

상기 변환회로는 마이크로 컨트롤러의 한 부분을 이룬 것을 특징으로 하는 아날로그/디지털 변환기.
제 10항에 있어서,

상기 마이크로 컨트롤러는 상기 제 1결과 레지스터와 상기 제 2결과 레지스터에 데이터를 읽고 쓰는 중앙처리장치를 포함한 것을 특징으로 하는 아날로그/디지털 변환기.