KR100640575B1 - 디지털 신호를 아날로그 신호로 변환시키는 변환기에서결함이 있는 스위치들을 검출하는 테스트시간을감소시키는 디코더 - Google Patents

디지털 신호를 아날로그 신호로 변환시키는 변환기에서결함이 있는 스위치들을 검출하는 테스트시간을감소시키는 디코더 Download PDF

Info

Publication number
KR100640575B1
KR100640575B1 KR1020000077747A KR20000077747A KR100640575B1 KR 100640575 B1 KR100640575 B1 KR 100640575B1 KR 1020000077747 A KR1020000077747 A KR 1020000077747A KR 20000077747 A KR20000077747 A KR 20000077747A KR 100640575 B1 KR100640575 B1 KR 100640575B1
Authority
KR
South Korea
Prior art keywords
selection signals
signals
output selection
command signal
test
Prior art date
Application number
KR1020000077747A
Other languages
English (en)
Other versions
KR20020048547A (ko
Inventor
강창식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000077747A priority Critical patent/KR100640575B1/ko
Priority to US09/902,377 priority patent/US6570515B2/en
Priority to TW090122697A priority patent/TW518830B/zh
Publication of KR20020048547A publication Critical patent/KR20020048547A/ko
Application granted granted Critical
Publication of KR100640575B1 publication Critical patent/KR100640575B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/108—Converters having special provisions for facilitating access for testing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

디지털 신호를 아날로그 신호로 변환시키는 변환기에서, 결함(defect)이 있는 스위치들을 검출하는데 소비하는 테스트시간을 감소시키는 디코더를 개시한다. 상기 디코더는, 아날로그 출력신호에 대한 정보를 가지는 복수 개의 출력선택신호들 및 정상모드 또는 테스트 모드를 지시하는 적어도 하나의 테스트 명령신호를 수신하여, 상기 테스트 명령신호가 정상모드를 지시할 때는 상기 복수 개의 출력선택신호들 및 상기 복수 개의 출력선택신호들의 반전된 신호들을 각각 출력하고, 상기 테스트 명령신호가 테스트 모드를 지시 할 때는 상기 복수 개의 출력선택신호들 및 상기 복수 개의 출력선택신호들과 같은 위상을 가지는 신호들을 각각 출력하는 스위치제어부 및 서로 다른 전압 레벨을 갖는 복수 개의 직류 전압원들에 각각 직렬 연결된 같은 수의 복수 개의 스위치들을 구비하며, 상기 스위치제어부의 복수 개의 출력신호에 대응하여 상기 복수 개의 직류 전압원들을 스위칭하는 스위치부를 구비한다.

Description

디지털 신호를 아날로그 신호로 변환시키는 변환기에서 결함이 있는 스위치들을 검출하는 테스트시간을 감소시키는 디코더{Decoder for reducing test time for detecting defective switches in digital-to-analog converter}
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 엔모스 트랜지스터를 스위치로 이용한 종래의 디코더를 나타낸다.
도 2는 피모스 트랜지스터를 스위치로 이용한 종래의 디코더를 나타낸다.
도 3은 본 발명의 제1실시예에 따른 디코더를 나타낸다.
도 4는 본 발명의 제2실시예에 따른 디코더를 나타낸다.
본 발명은 테스트 최적화에 관한 것으로서, 특히 디지털 신호를 아날로그 신호로 변환시키는 변환기에서 스위치로 사용되는 트랜지스터들의 결함을 검출하는 테스트 타임을 감소시키는 디코더에 관한 것이다.
디지털 신호를 아날로그 신호로 변환시키는 변환기(digital-to-analog converter, 이하 디에이 컨버터)는, 대부분의 전자시스템에서 사용하는 불연속적(discrete)인 디지털 신호를 인간이 인식할 수 있는 연속적(continuous)인 아날로그신호로 변환시키는 장치이다. 상기 디에이 컨버터를 구현하기 위해 다양한 방법들이 사용되고 있으나, 대체로 서로 다른 전압 레벨을 갖는 복수 개의 직류 전압원들과 이들을 스위칭하는 복수 개의 스위치를 포함하는 디코더부를 필수적으로 구비한다.
도 1은 엔모스 트랜지스터를 스위치로 이용한 종래의 디코더를 나타낸다.
도 1을 참조하면, 종래의 디코더는, 서로 다른 전압 레벨을 갖는 8개의 직류 전압원들(VL1 내지 VL8)과 각각 3개씩 직렬 연결되어 스위치로 사용되는 복수 개의 엔모스 트랜지스터들(MN1 내지 MN24), 복수 개의 엔모스 트랜지스터들(MN1 내지 MN24)을 제어하는 3개의 신호(D0 내지 D2) 및 3개의 신호를 반전시키는 3개의 인버터(11 내지 13)를 구비한다.
3개의 신호들(D0 내지 D2)이 모두 논리하이(logic high) 인 경우, 3개의 엔모스 트랜지스터들(MN1 내지 MN3)이 턴온되어 직류 전압원(VL1)이 출력단자(VLOUT)에 전달되며, 3개의 신호들(D0 내지 D2)이 모두 논리로우(logic low)인 경우, 3개의 엔모스 트랜지스터들(MN22 내지 MN24)이 턴온되어 직류 전압원(VL8)이 출력단자(VLOUT)에 전달된다.
도 2는 피모스 트랜지스터를 스위치로 이용한 종래의 디코더를 나타낸다.
도 2를 참조하면, 종래의 디코더는, 서로 다른 전압 레벨을 갖는 8개의 직류 전압원들(VH1 내지 VH8)과 각각 3개씩 직렬 연결되어 스위치로 사용되는 복수 개의 피모스 트랜지스터들(MP1 내지 MP24), 복수 개의 엔모스 트랜지스터를 제어하는 3 개의 신호(D0 내지 D2) 및 3개의 신호를 반전시키는 3개의 인버터(21 내지 23)를 구비한다.
3개의 신호들(D0 내지 D2)이 모두 논리로우(logic low) 인 경우, 3개의 엔모스 트랜지스터들(MP1 내지 MN3)이 턴온되어 직류 전압원(VH1)이 출력단자(VHOUT)에 전달되며, 3개의 신호들(D0 내지 D2)이 모두 논리하이(logic high)인 경우, 3개의 엔모스 트랜지스터들(MP22 내지 MP24)이 턴온되어 직류 전압원(VH8)이 출력단자(VHOUT)에 전달된다.
도 1 및 도 2를 참조하면, 3개의 신호들(D0 내지 D2)의 논리상태에 따라 8개의 직류전압원들(VL1 내지 VL8) 중에서 하나가 출력단자(VLOUT)로 전달되며, 8개의 아날로그 전압 레벨을 선택하여 출력하기 위해서는 3개의 제어신호(D0 내지 D2) 및 총 24개(MN1 내지 MN24 또는 MP1 내지 MP24)의 스위치가 필요하며, 상기 스위치들에 결함이 발생하면, 상기 디코더는 오동작을 하게된다.
스위치로는 엔모스 트랜지스터 또는 피모스 트랜지스터를 사용하거나 이들을 결합시킨 트랜스미션 게이트를 사용하는데, 상기와 같은 오동작이 발생할 확률은 스위치의 사용 개수가 증가하면 증가할 수록 더욱 더 커진다. 이렇게 오동작하는 스위치들을 검출해 내기 위해서는 직류 전압원들에 연결된 모든 스위치들을 테스트하여야 하는데 한 번에 하나의 직류 전압원에 직렬로 연결된 스위치들을 테스트하는 종래의 방법은 시간상, 경제상 많은 단점을 가진다.
따라서 본 발명이 이루고자 하는 기술적 과제는, 외부에서 인가하는 테스트 명령신호에 대응하여 모든 스위치를 턴온 시키는 테스트제어부를 구비하여 특정 패턴을 인가하여 한 번에 모든 스위치들의 불량을 검출하는 디코더를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 제1실시예에 따르면, 상기 디코더는, 스위치제어부 및 스위치부를 구비한다.
상기 스위치제어부는, 아날로그 출력신호에 대한 정보를 가지는 복수 개의 출력선택신호들 및 정상모드 또는 테스트 모드를 지시하는 적어도 하나의 테스트 명령신호를 수신하여, 상기 테스트 명령신호가 정상모드를 지시할 때는 상기 복수 개의 출력선택신호들 및 상기 복수 개의 출력선택신호들의 반전된 신호들을 각각 출력하고, 상기 테스트 명령신호가 테스트 모드를 지시 할 때는 상기 복수 개의 출력선택신호들 및 상기 복수 개의 출력선택신호들과 같은 위상을 가지는 신호들을 각각 출력하며, 상기 스위치부는 서로 다른 전압 레벨을 갖는 복수 개의 직류 전압원들에 각각 직렬 연결된 같은 수의 복수 개의 스위치들을 구비하며, 상기 스위치제어부의 복수 개의 출력신호에 대응하여 상기 복수 개의 직류 전압원들을 스위칭한다.
상기 스위치제어부는, 상기 복수 개의 출력선택신호들 중 하나의 신호 및 상기 적어도 하나의 테스트 명령신호에 대응하여, 상기 테스트 명령신호가 정상모드를 지시할 때는 상기 하나의 신호의 반전된 신호를 출력하고, 상기 테스트 명령신호가 테스트 모드를 지시할 때는 상기 하나의 신호와 같은 위상의 신호를 출력하는 모드선택회로들을 복수 개 구비한다. 상기 복수 개의 모드선택회로들은, 일단에 상기 복수 개의 출력선택신호들 중 하나의 신호가 연결되고 다른 일단에 상기 적어도 하나의 테스트명령신호가 연결된 낸드게이트(NAND GATE)를 각각 구비한다. 상기 스위치부의 상기 복수 개의 스위치들은 엔모스 트랜지스터를 사용한다.
상기 기술적 과제를 달성하기 위한 본 발명의 제2실시예에 따르면, 상기 디코더는, 상기 제1실시에 따른 디코더에 있어서, 상기 스위치부의 상기 복수 개의 스위치들은 피모스 트랜지스터를 사용하며, 상기 복수 개의 모드선택회로들은, 일단에 상기 복수 개의 출력선택신호들 중 하나의 신호가 연결되고, 다른 일단에 상기 적어도 하나의 테스트명령신호가 연결된 노어게이트(NOR GATE)를 각각 구비한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.
도 3은 본 발명의 제1실시예에 따른 디코더를 나타낸다.
도 3을 참조하면, 본 발명의 제1실시예에 따른 디코더는, 스위치제어부(350) 및 스위치부(300)를 구비한다.
스위치제어부(350)는, 3개의 모드선택회로(351 내지 353)를 구비한다.
3개의 모드선택회로(351 내지 353)는, 일단에 외부에서 인가되는 테스트 명령신호(TEST)가 연결되고 다른 일단에 아날로그 출력신호에 대한 정보를 가지는 3개의 출력선택신호들(D0 내지 D2)이 각각 하나씩 연결되는 3개의 낸드게이트(NAND GATE, 351-1 내지 353-1)들을 하나씩 나누어 구비한다.
스위치부(300)는 스위치로 사용되는 복수 개의 엔모스 트랜지스터들(MN1 내지 MN24)을 구비한다. 스위치부(300)에는 8개의 서로 다른 직류 전압 레벨을 갖는 직류 전압원들(VL1 내지 VL8)이 공급되는데 각각 3개씩의 엔모스 트랜지스터들이 직렬 연결되어 있으며, 마지막 엔모스 트랜지스터들(MN3, MN6, MN9, MN12, MN15, MN18, MN21 및 MN24)은 출력단자(VLOUT)에 공통으로 연결되어 있다.
외부에서 인가하는 테스트 명령신호(TEST)가 논리하이인 경우, 상기 디코더는 정상모드에서 동작한다. 즉, 모드선택회로들(351 내지 353)의 낸드게이트들(351-1 내지 353-1)은 일단에 연결된 테스트 명령신호(TEST)가 이미 논리하이 상태이므로 다른 일단에 연결된 출력선택신호들(D0 내지 D2)을 각각 반전시켜 출력한다. 예를 들면, 출력선택신호들(D0 내지 D2)이 모두 논리하이인 경우 제1직류 전압원(VL1)의 전압 값이 출력단자(VLOUT)에 나타나고, 출력선택신호들(DO 내지 D2)이 모두 논리로우인 경우 제8직류 전압원(VL8)의 전압 값이 출력단자(VLOUT)에 나타난다.
외부에서 인가하는 테스트 명령신호(TEST)가 논리로우인 경우, 상기 디코더는 테스트모드에서 동작한다. 즉, 모드선택회로들(351 내지 353)의 출력은 일단에 연결된 출력선택신호들(D0 내지 D2)의 상태에 관계없이 모두 논리하이 상태가 된다. 따라서 출력선택신호들(D0 내지 D2)이 모두 논리하이 상태가 되면, 모든 엔모스 트랜지스터들(MN1 내지 MN24)은 턴온 된다. 이 때, 직류 전압원들(VL1 내지 VL8)에 일정한 직류 전압을 인가하여 출력단자(VLOUT)의 신호를 분석하면 복수 개 의 스위치들(MN1 내지 MN24)의 결함여부를 확인할 수 있다.
도 4는 본 발명의 제2실시예에 따른 디코더를 나타낸다.
도 4를 참조하면, 본 발명의 제2실시예에 따른 디코더는, 스위치제어부(450) 및 스위치부(400)를 구비한다.
스위치제어부(450)는, 3개의 모드선택회로(451 내지 453)를 구비한다.
3개의 모드선택회로(451 내지 453)는, 일단에 외부에서 인가되는 테스트 명령신호(TEST)가 연결되고 다른 일단에 아날로그 출력신호에 대한 정보를 가지는 3개의 출력선택신호들(D0 내지 D2)이 각각 하나씩 연결되는 3개의 노어게이트(NOR GATE, 451-1 내지 453-1)들을 각각 나누어 구비한다.
스위치부(400)는 스위치로 사용되는 복수 개의 피모스 트랜지스터들(MP1 내지 MP24)을 구비한다. 스위치부(400)에는 8개의 서로 다른 직류 전압 레벨을 갖는 직류 전압원들(VH1 내지 VH8)이 공급되는데 각각 3개씩의 피모스 트랜지스터들이 직렬 연결되어 있으며, 마지막 피모스 트랜지스터들(MP3, MP6, MP9, MP12, MP15, MP18, MP21 및 MP24)은 출력단자(VHOUT)에 공통으로 연결되어 있다.
외부에서 인가하는 테스트 명령신호(TEST)가 논리로우인 경우, 상기 디코더는 정상모드에서 동작한다. 즉, 모드선택회로들(451 내지 453)은 일단에 연결된 테스트 명령신호(TEST)가 논리로우 상태이므로 다른 일단에 연결된 출력선택신호들(D0 내지 D2)을 각각 반전시켜 출력한다. 예를 들면, 출력선택신호들(D0 내지 D2)이 모두 논리로우인 경우 제1직류 전압원(VH1)의 전압 값이 출력단자(VHOUT)에 나타나고, 출력선택신호들(DO 내지 D2)이 모두 논리하이인 경우 제8직 류 전압원(VH8)의 전압 값이 출력단자(VHOUT)에 나타난다.
외부에서 인가하는 테스트 명령신호(TEST)가 논리하이인 경우, 상기 디코더는 테스트모드에서 동작한다. 즉, 모드선택회로들(451 내지 453)은 일단에 연결된 출력선택신호들(D0 내지 D2)의 상태에 관계없이 모두 논리로우 상태가 된다. 따라서 출력선택신호들(D0 내지 D2)이 모두 논리로우 상태가 되면, 모든 엔모스 트랜지스터들(MP1 내지 MP24)은 턴온 된다. 이 때, 직류 전압원들(VH1 내지 VH8)에 일정한 직류 전압을 인가하여 출력단자(VHOUT)의 신호를 분석하면 복수 개의 스위치들(MP1 내지 MP24)의 결함여부를 확인할 수 있다.
본 발명은 테스트 명령신호(TEST)를 이용하여 전체 스위치 트랜지스터들을 턴온시키고 아날로그 출력신호를 분석하므로, 여러 번의 테스트를 거치지 않고 한번의 테스트를 통하여 스위치 트랜지스터들의 결함을 검출할 수 있는 장점이 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이, 본 발명은 테스트 명령신호(TEST)를 이용하여 전체 스위치 트랜지스터들을 턴온시키고 아날로그 출력신호를 분석하므로, 여러 번의 테스트를 거치지 않고 한번의 테스트를 통하여 스위치 트랜지스터들의 결함을 검출할 수 있는 장점이 있다.

Claims (6)

  1. 서로 다른 전압 레벨을 갖는 복수 개의 직류 전압원들;
    아날로그 출력신호에 대한 정보를 포함하는 복수 개의 출력선택신호들;
    정상모드 또는 테스트 모드를 지시하는 적어도 하나의 테스트 명령신호;
    상기 복수 개의 출력선택신호 및 상기 적어도 하나의 테스트 명령신호를 수신하여, 상기 테스트 명령신호가 정상모드를 지시할 때는 상기 복수 개의 출력선택신호들 및 상기 복수 개의 출력선택신호들의 반전된 신호들을 출력하고, 상기 테스트 명령신호가 테스트 모드를 지시 할 때는 상기 복수 개의 출력선택신호들 및 상기 복수 개의 출력선택신호들과 같은 위상을 가지는 신호들을 출력하는 스위치제어부; 및
    상기 복수 개의 직류 전압원들에 각각 직렬 연결된 같은 수의 복수 개의 스위치들을 구비하며, 상기 스위치제어부의 복수 개의 출력신호에 대응하여 상기 복수 개의 직류 전압원들을 스위칭하는 스위치부를 구비하는 것을 특징으로 하는 디코더.
  2. 제1항에 있어서, 상기 스위치제어부는,
    상기 복수 개의 출력선택신호들 중 하나의 신호 및 상기 적어도 하나의 테스트 명령신호에 대응하여, 상기 테스트 명령신호가 정상모드를 지시할 때는 상기 복 수 개의 출력선택신호들 중 상기 하나의 신호의 반전된 신호를 출력하고, 상기 테스트 명령신호가 테스트 모드를 지시할 때는 상기 복수 개의 출력선택신호들 중 상기 하나의 신호와 같은 위상의 신호를 출력하는 복수 개의 모드선택회로를 구비하는 것을 특징으로 하는 디코더.
  3. 제2항에 있어서, 상기 복수 개의 모드선택회로들은,
    일단에 상기 복수 개의 출력선택신호들 중 하나의 신호가 연결되고, 다른 일단에 상기 적어도 하나의 테스트명령신호가 연결된 낸드게이트를 각각 구비하는 것을 특징으로 하는 디코더.
  4. 제2항에 있어서, 상기 복수 개의 모드선택회로들은,
    일단에 상기 복수 개의 출력선택신호들 중 하나의 신호가 연결되고, 다른 일단에 상기 적어도 하나의 테스트명령신호가 연결된 노어게이트(NOR GATE)를 각각 구비하는 것을 특징으로 하는 디코더.
  5. 제3항에 있어서, 상기 복수 개의 스위치들은,
    엔모스트랜지스터들을 이용하는 것을 특징으로 하는 디코더.
  6. 제4항에 있어서, 상기 복수 개의 스위치들은,
    피모스트랜지스터들을 이용하는 것을 특징으로 하는 디코더.
KR1020000077747A 2000-12-18 2000-12-18 디지털 신호를 아날로그 신호로 변환시키는 변환기에서결함이 있는 스위치들을 검출하는 테스트시간을감소시키는 디코더 KR100640575B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020000077747A KR100640575B1 (ko) 2000-12-18 2000-12-18 디지털 신호를 아날로그 신호로 변환시키는 변환기에서결함이 있는 스위치들을 검출하는 테스트시간을감소시키는 디코더
US09/902,377 US6570515B2 (en) 2000-12-18 2001-07-10 Decoder for reducing test time for detecting defective switches in a digital-to-analog converter
TW090122697A TW518830B (en) 2000-12-18 2001-09-13 Decoder for reducing test time for detecting defective switches in a digital-to-analog converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000077747A KR100640575B1 (ko) 2000-12-18 2000-12-18 디지털 신호를 아날로그 신호로 변환시키는 변환기에서결함이 있는 스위치들을 검출하는 테스트시간을감소시키는 디코더

Publications (2)

Publication Number Publication Date
KR20020048547A KR20020048547A (ko) 2002-06-24
KR100640575B1 true KR100640575B1 (ko) 2006-10-31

Family

ID=19703193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000077747A KR100640575B1 (ko) 2000-12-18 2000-12-18 디지털 신호를 아날로그 신호로 변환시키는 변환기에서결함이 있는 스위치들을 검출하는 테스트시간을감소시키는 디코더

Country Status (3)

Country Link
US (1) US6570515B2 (ko)
KR (1) KR100640575B1 (ko)
TW (1) TW518830B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7195670B2 (en) * 2000-06-27 2007-03-27 California Institute Of Technology High throughput screening of crystallization of materials
US7248094B1 (en) * 2004-11-24 2007-07-24 Actel Corporation Circuit and method for supplying programming potential at voltages larger than BVDss of programming transistors
US20070063830A1 (en) * 2005-09-16 2007-03-22 Visteon Global Technologies, Inc. Vehicle instrumentation
KR100714612B1 (ko) * 2006-02-22 2007-05-07 삼성전기주식회사 고분해능을 갖는 디지털/아날로그 컨버팅 장치
CN104881391B (zh) * 2015-06-10 2017-09-19 赛尔康技术（深圳）有限公司 一种USB Type‑C接口的识别电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04120912A (ja) * 1990-09-12 1992-04-21 Fujitsu Ltd 多チャンネルデジタル―アナログ変換器及びその試験方法
US5841382A (en) * 1997-03-19 1998-11-24 Lucent Technologies Inc. Fast testing of D/A converters
KR0182184B1 (en) * 1996-04-24 1999-04-15 Samsung Electronics Co Ltd Disconnection/short test apparatus and its method of signal line using metrix
KR100249641B1 (ko) * 1991-04-04 2000-03-15 윌리엄 비. 켐플러 집적 회로 테스트에서 번인 시간을 단축시키고 초기 고장을 유도하는 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6044196B2 (ja) * 1980-12-15 1985-10-02 日本ケ−ブル・システム株式会社 舶用操舵装置
KR920009059B1 (ko) * 1989-12-29 1992-10-13 삼성전자 주식회사 반도체 메모리 장치의 병렬 테스트 방법
JP2930013B2 (ja) * 1996-06-27 1999-08-03 日本電気株式会社 Ｐｌａ・ｄａｃ回路
JP2000322900A (ja) * 1999-05-12 2000-11-24 Mitsubishi Electric Corp 半導体記録装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04120912A (ja) * 1990-09-12 1992-04-21 Fujitsu Ltd 多チャンネルデジタル―アナログ変換器及びその試験方法
KR100249641B1 (ko) * 1991-04-04 2000-03-15 윌리엄 비. 켐플러 집적 회로 테스트에서 번인 시간을 단축시키고 초기 고장을 유도하는 방법
KR0182184B1 (en) * 1996-04-24 1999-04-15 Samsung Electronics Co Ltd Disconnection/short test apparatus and its method of signal line using metrix
US5841382A (en) * 1997-03-19 1998-11-24 Lucent Technologies Inc. Fast testing of D/A converters

Also Published As

Publication number Publication date
US20020075176A1 (en) 2002-06-20
US6570515B2 (en) 2003-05-27
KR20020048547A (ko) 2002-06-24
TW518830B (en) 2003-01-21

Similar Documents

Publication Publication Date Title
US5012185A (en) Semiconductor integrated circuit having I/O terminals allowing independent connection test
US5185607A (en) Method and apparatus for testing an analog to digital converter
US5105100A (en) Easily and quickly testable master-slave flipflop circuit
US6693448B1 (en) Semiconductor integrated circuit
KR100640575B1 (ko) 디지털 신호를 아날로그 신호로 변환시키는 변환기에서결함이 있는 스위치들을 검출하는 테스트시간을감소시키는 디코더
JP2007108055A (ja) 半導体装置及びそのテスト方法
KR100195680B1 (ko) 비정상 전류를 이용하는 고장 블럭 검출 시스템
US6064233A (en) Semiconductor integrated circuit measuring current to test damaged transistor
KR100457033B1 (ko) 아날로그/디지탈변환기
US6219808B1 (en) Semiconductor device capable of carrying out high speed fault detecting test
US5563830A (en) Semiconductor memory device with data bus having plurality of I/O pins and with circuitry having latching and multiplexing function
KR100204852B1 (ko) 비정상 전류 및 비정상 데이타 출력을 이용한 고장 블럭 검출 시스템
JP2728233B2 (ja) 半導体論理回路
JP2760333B2 (ja) 半導体装置
JP3116423B2 (ja) 出力回路の検査回路
KR100399771B1 (ko) 반도체 메모리 장치의 불량 제품 동작 불능 유도 회로
JPS6143831A (ja) 論理信号入力回路
JPH0526981A (ja) 半導体集積回路のテスト用回路
KR100237755B1 (ko) 논리회로의 스턱 오픈 고장 검출회로
JP2001320021A (ja) Ａｓｉｃテスト回路
SU1749857A1 (ru) Выходной узел тестера дл функционального контрол логических блоков
JPH06230085A (ja) 半導体集積回路
JP2001053232A (ja) 半導体集積回路及びそのテスト方法
SU1180818A1 (ru) Выходной узел тестера дл контрол логических элементов
JP2003139823A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 13