SU1180818A1 - Выходной узел тестера дл контрол логических элементов - Google Patents
Выходной узел тестера дл контрол логических элементов Download PDFInfo
- Publication number
- SU1180818A1 SU1180818A1 SU823422687A SU3422687A SU1180818A1 SU 1180818 A1 SU1180818 A1 SU 1180818A1 SU 823422687 A SU823422687 A SU 823422687A SU 3422687 A SU3422687 A SU 3422687A SU 1180818 A1 SU1180818 A1 SU 1180818A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- bus
- converter
- trigger
- Prior art date
Links
Abstract
ВЫХОДНОЙ УЗЕЛ ТЕСТЕРА ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ, содержащий первый элемент И, выход которого соединен с первым входом ключа, инверсный вход первого элемента И соединен с первой входной шиной и первым входом второго элемента И, второй вход - с второй входной шиной и первым входом элемента И-НЕ, третий вход - с выходом элемента И-НЕ и выходной шиной перегрузки , выход триггера соединен с выходной шиной результата и вторым входом .элемента И-НЕ, первый и второй входы триггера соединены соответственно с третьей и четвертой входными шинами, п тую входную шину, щуп, второй вход ключа соединен с шестой входной шиной, отличающийс тем, что, с целью расширени функциональных возможностей, заключающихс в обеспечении контрол Логических элементов с разноуровневой логикой, в него введены четыре входные шины, два преобразовател , два резистора, третий элемент И и коммутатор, причем седьма входна шина соединена через первый резистор с выходом первого преобразовател , входом второго преобразовател и первым входом коммутатора, выход которого соединен с щупом, второй вход соединен с I п той входной шиной через второй резистор , с входом первого преобразо (Л вател и выходом ключа, третий вход с восьмой выходной шиной, выход второго преобразовател соединен с первым входом элемента сравнени , второй вход которого соединен -с выходом второго элемента И, второй вход которого соединен с дев той входной ши00 о ной и третьим входом элемента И-НЕ, выход элемента сравнени соединен 00 X) через третий элемент И с третьим входом триггера, второй вход третьего элемента И соединен с дес той входной шиной.
Description
Изобретение относитс к вычислительной и импульсной технике и может быть использовано в устройствах тестового контрол и испытаний логических элементов. Цель изобретени - расширение функциональных возможностей выходного узла тестера, заключающихс в обеспечении контрол логических элементов с разноуровневой логикой. На чертеже представлена схема выходного узла тестера дл контрол логических элементов. Тестер содержит дес ть входных шин 1-10, первый элемент И 11, ключ 12, третий элемент И 13, первыйрезистор 14, первый преобразователь 15, триггер 16, второй резистор 17, коммутатор 18, второй преобразователь 19, второй элемент И 20, элемент И-НЕ 21, элемент 22 сравнени , .щуп 23, выходные шины результата 24 и перегрузки 25. Перва входна шина 1 соединена с инверсным входом первого элемента И 11 и с первым входом второго элемента И 20. Втора входна шина 2 соединена с вторым входом элемента И 11 и третьим входом элемента И-НЕ 21, выход которого соединен с шиной 25 перегрузки и третьим входом элемента И 11. Треть и.четверта вход ные шины 3 и 4 соединены соответственно с первым и вторым входами три гера 16. П та входна шина 5 через резистор14 соединена с входом преобразовател 15, выходом ключа 12 и вторым входом коммутатора 18, пер вый вход которого соединен с восьмо входной шиной 8. Третий вход коммут тора 18 соединен с выходом преобраз вател 15, входом преобразовател 19 и через резистор 17 - с седьмой входной шиной 7. Выход элемента И 1 соединен с первым входом ключа 12, второй вход которого соединен с шес той входной шиной 6. Выход коммутатора 18 соединен с щупом 23. Дев та входна шина 9 соединена с вторыми входами элемента И-НЕ 21 и элементо И 20. Выход элемента И 20 соединен с входом элемента 22 сравнени , вто рой вход которого соединен с выходо преобразовател 19, а выход через . третий элемент И 13 соединен с трет им входом триггера 16. Выход тригге 16 соединен с первым входом элемент И-НЕ 21 и выходной шиной 24 результата . Дес та входна шина 10 соеди-1 нена с вторым входом третьего элемента И 13. В качестве элементов 11, 13, 20 и 21 используютс обычные ТТЛ элементы И и И-НЕ с соответствующим числом входов. Ключ 12 представл ет собой транзистор, коммутатор 18 переключающее реле. Преобразователи 15 и 19 выполнены на стандартных микросхемах (преобразователь уровней ЭСЛ-ТТЛ). Элемент 22 сравнени схема сложени по модулю два. Триггер 16 представл ет собой D-триггер. Шина 1 вл етс информационной шиной, по которой поступает эталонна тестова информаци в виде последовательности логических О и 1, На шине 2 должна быть установлена логическа 1 при контроле входа и О при контроле выхода элемента. По шине 3 поступает сигнал синхронизации , а по шине 4 сигнал установки в О на соответствующие входы триггера 16. На шинах 5 и 6 установлены опорные напр жени уровней логической 1 и О ТТЛ,.на шине 7 напр жение источника электропитани нагрузки ЭСЛ схем. При проверке ТТЛ схем на шине 8 должен быть уровень логического О, переключающий коммутатор 18 в состо ние, при котором щуп 23 и, следовательно, контролируемый контакт логического элемента подключены к выходу ключа 12. При проверке ЭСЛ схем на шине 8 должен быть уровень логической 1, который , переключит коммутатор .18 в положение , когда щуп 23 соединен с выходом преобразовател 15. Уровень логического О на шине 8 блокирует работу элемента И-НЕ 21, вьщающего сигнал перегрузки на шину 25, а также работу элемента И 20, через который на вход элемента 22 сравнени поступает эталонна двоична информаци с шины 1; выходной узел тестера в этом случае работает в режиме записи логических состо ний контролируемого контакта логического элемента. Наличие уровн логического О на шине 10 означает, что запись результата контрол в триггер 16 блокирована . Состо ни входных и выходных шин выходного узла тестера приведены в -,, таблице. 3 Устройство работает следующим образом. В исходном состо нии триггер 16 сбрасываетс в О отрицательным импульсом сброса, поступающим по шине 4. На входных шинах 2, 8, 9 и 10 в зависимости от характера провер емого контакта логического элемента (логика ТТЛ-ЭСЛ, вход или выход, контролируетс контакт или нет, записываетс результат сравнени с эталоном или логическое сос то ние) устанавливаютс логические уровни в соответствии с таблицей состо ний. Обычно эти уровни дл каждого контакта элемента определены заранее и хран тс в пам ти тестера . Пусть к щупу 23 данного выходного узла тестера подключен контакт логического элемента, который вл етс выходом сложной ТТЛ схемы, на входы которой подаютс тестовые воздействи с других выходных узлов тестера. Следовательно, в триггер 1 данного выходного узла должен быть записан на каждом такте контрол ре зультат сравнени логического состо ни контролируемого ТТЛ выхода с эталонным состо нием поступающим на шину 1. Так как контролируемый контакт выходной, то на шине 2 имее с уровень логического О, который через элемент И 11 обеспечивает непровод щее состо ние ключа 12. Конт ролируемый ТТЛ выход элемента оказы ваетс подключенным через коммутатор 18 к выходу ключа 12, входу преобразовател 15 и через резистор 14 к шине 5 (на шине 8, управл щей коммутатором 18, уровень логического нул ), причем логическое состо ние в точке объединени указанных элементов определ етс логическим уровнем на контролируемом ТТЛ выходе. Резистор 14 должен быть выбран таким образом, чтобы контролируемый выход элемента в состо нии логического О не перегружалс вте кающим через резистор током и в то же врем обеспечивал работоспособность ТТЛ выходов с открытым коллек тором. На вход элемента 22 сравнени логический уровень с контролируемого ТТЛ выхода поступает через преобразователи 15 и 19 (пройд двойное преобразование ТТЛ-ЭСЛ-ТТЛ) На второй вход элемента 22 сравне84 ни через открытый элемент И 20 (на шине 9 логическа 1) поступает эталонный логической уровень с шины 1. Элемент 22 сравнени обеспечивает логическое сравнение уровней , поступающих на его входы. Результат сравнени с выхода элемента 22 через открытый в данном случае элемент И 13 поступает на вход триггера 16. Очередной такт работы тестера и выходного узла начинаетс в момент смены логического состо ни на шине 1. С определенной задержкой, задаваемой устройством управлени тестера, н шину 3 подаетс синхроимпульс, который обеспечивает запись результата сравнени в триггер 16. При совпадении контролируемого и эталонного уровней на выходе элемента 22, на выходе триггера 16 и, соответственно, на шине 24 результата имеетс логический О, при несовпадении - логическа 1. Работа элемента И-НЕ 21 при контроле выхода элемента заблокирована уровнем логического О, поступающим по шине 2, следовательно, на шине 25 перегрузки при колтроле выходов элемента всегда будет уровень логической 1 (физический смысл этой 1 в . том, что тестовое воздействие на контролируемые выходы не подаетс и поэтому не бывает перегрузки выходного узла тестера). Если контролируемый контакт элемента вл етс выходом ЭСЛ схемы (на шине 8 логическа 1), то он подключен коммутатором 18 к .выходу-преобразовател 15, на котором установлен уровень логической 1 (на выходе преобразовател 15 уровень логической 1 ТТЛ, поступающий с шины 5 через резистор 14), Преобразователь 15 установлен посто нно в состо ние логической 1 на выходе , логическое состо ние монтажного и определ етс состо нием конт ролируемого ЭСЛ выхода элемента. Резистор 17 служит в качестве общего внешнего нагрузочного резистора дл обоих элементов. В контроируемом элементе на ЭСЛ выходах могут быть установлены собственные нагрузочные резисторы, поэтому резистор 17 следует выбрать таким, чтобы при параллельном включении обоих резисторов не вызывать пере .грузки ЭСЛ выхода элемента (или преобразовател 15 при контроле ЗСЛ входа элемента). На элемент 22 сравнени логический уровень с провер емого ЭСЛ контакта поступает через преобразователь 19, преобразованный в соответствующий ему ТТЛ уровень. Фиксирование результата сравнени в триггере 16 и .вывод его на 24 и 25 выполн етс в данном случае так же, как и дл ТТЛ выхода элемента.
Работа узла при контроле входов э.ь:--; .а отличаетс от описанной рг, Т г Г; этом случае выходной узел естера выдает на контролируемый вход элемента, подключенный ; i.-iyity 23, тестовое воздействие, го,ч,аваемое на шину 1, при этом логи ческое состо ние на щупе 23 определ етс (при исправном входном контролируемом контакте элемента) состо нием либо выхода ключа .-1 2 (дл ТТЛ входа), либо состо нием выхода преобразовател 15 (дл ЭСЛ входа), а состо ние этих элементов в свою очередь определ етс уровнем на usune 1 (т.к. на шине 2 логическа 1 и м шине 25 в исходный момент также логическа 1). Фиксирование результата сравнени в триггере 16 и вывод на шину 25 результата выпон етс при контроле входа так же, к и npii контроле выхода элемента. Отличие заключаетс в том., что в данном случае разрешена работа элемент И-ИЕ 21 (на шинах 2 и 9 уровни логической 1), который при записи в триггер 16 логической 1, означающей несоответствие состо ни на щупе 23 эталонному, устанавливает на шине 25 уровень логического О, означающий перегрузку выходного узла тестера из-за неисправности входного контакта элемента (короткое замыкание на землю, источник электропитани или на соседний контакт, наход щийс в другом логическом состо нии) Уровень логического О с выхода элемента И-НЕ 21 поступает на элемент И 11, что обеспечивает установку ключа 12 и преобразовател в отключенное состо ние, предупрежда тем самым их выход из стро из-за перегрузки .
Если на каком-то из тактов проверки контролируемый контакт элемента находитс в неопределенном логическом состо нии (что при современных методах генерации контролирующих тестов встречаетс довольно часто) либо это будет уровень U дл ЭСЛ микросхем , то -запись результата контрол дл этого контакта в триггер 16 должна быть заблокирована установкой на шине 10 уровн логического О.
Выходной узел тестера обеспечивает также запись в триггер 16 логического состо ни контролируемого контакта при подаче на шину 9 уровн логического О. Так как запись состо ний выполн етс и дл выходных и дл входных контактов элемента, то работа элемента И-НЕ 21 блокирована.
А А
Исходное состо ние О
О 1 - произвольное логическое состо ние; - состо ние определено неисправностью контролируемого контакта,
Claims (1)
- ВЫХОДНОЙ УЗЕЛ ТЕСТЕРА ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ, содержащий первый элемент И, выход которого соединен с первым входом ключа, инверсный вход первого элемента И соединен с первой входной шиной и первым входом второго элемента И, второй вход - с второй входной шиной и первым входом элемента И-НЕ, третий вход - с выходом элемента И-НЕ и выходной шиной перегрузки, выход триггера соединен с выходной шиной результата и вторым входом .элемента И-НЕ, первый и второй входы триггера соединены соответственно с третьей и четвертой входными шинами, пятую входную шину, щуп, второй вход ключа соединен с шестой входной шиной, отличающийся тем, что, с целью расширения функциональных возможностей, заключающихся в обеспечении контроля Логических элементов с разноуровневой логикой, в него введены четыре входные шины, два преобразователя, два резистора, третий элемент И и коммутатор, причем седьмая входная шина соединена через первый резистор с выходом первого преобразователя, входом второго преобразователя и первым входом коммутатора, выход которого соединен с щупом, второй вход соединен с пятой входной шиной через второй резистор, с входом первого преобразователя и выходом ключа, третий вход с восьмой выходной шиной, выход второго преобразователя соединен с первым входом элемента сравнения, второй вход которого соединен - с выходом второго элемента И, второй вход которого соединен с девятой входной шиной и третьим входом элемента И-НЕ, выход элемента сравнения соединен через третий элемент И с третьим входом триггера, второй вход третьего элемента И соединен с десятой входной шиной.>
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823422687A SU1180818A1 (ru) | 1982-04-21 | 1982-04-21 | Выходной узел тестера дл контрол логических элементов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823422687A SU1180818A1 (ru) | 1982-04-21 | 1982-04-21 | Выходной узел тестера дл контрол логических элементов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1180818A1 true SU1180818A1 (ru) | 1985-09-23 |
Family
ID=21006465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823422687A SU1180818A1 (ru) | 1982-04-21 | 1982-04-21 | Выходной узел тестера дл контрол логических элементов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1180818A1 (ru) |
-
1982
- 1982-04-21 SU SU823422687A patent/SU1180818A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 651274, кл. G 01 JR 31/00, 1976. Авторское свидетельство СССР № 940090, кл. G 01 R 31/28, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5146161A (en) | Integrated circuit test system | |
US3849726A (en) | Universal programmable digital testing interface line | |
US7265535B2 (en) | Circuit configuration for providing of a diagnostic signal for a power switching device | |
JPH01503667A (ja) | プログラム可能なレベルシフトインタフェース装置 | |
EP0317578A4 (en) | THREE-LEVEL SWITCH TEST DEVICE. | |
SU1180818A1 (ru) | Выходной узел тестера дл контрол логических элементов | |
EP0151694B1 (en) | Logic circuit with built-in self-test function | |
US6744271B2 (en) | Internal generation of reference voltage | |
EP0714170B1 (en) | Analog-to-digital converter with writable result register | |
US6570515B2 (en) | Decoder for reducing test time for detecting defective switches in a digital-to-analog converter | |
KR100697896B1 (ko) | 발생기 시스템 제어기 및 제어 방법 | |
US3970873A (en) | Bistable logic circuit with in-service test capability | |
KR20060121349A (ko) | 메모리 장치의 테스트 모드 진입 장치 | |
JP2588244B2 (ja) | 半導体装置 | |
EP0709687A2 (en) | An apparatus for testing the quality of the logic levels of a digital signal | |
SU1732301A1 (ru) | Выходной узел тестера | |
SU1555704A1 (ru) | Тестер дл контрол цифровых блоков | |
JPS6044703B2 (ja) | 自己診断装置 | |
SU1018064A1 (ru) | Выходной узел тестера дл контрол логических схем | |
KR19990046939A (ko) | 반도체 메모리 장치 | |
RU1837290C (ru) | Устройство дл контрол парафазных логических блоков | |
SU1167547A1 (ru) | Устройство дл автоматического контрол сопротивлени изол ции электромонтажа | |
SU1226471A1 (ru) | Устройство дл контрол логических блоков | |
JPH0989995A (ja) | 集積回路装置 | |
RU1807456C (ru) | Устройство дл контрол реле |