SU1018064A1 - Выходной узел тестера дл контрол логических схем - Google Patents

Выходной узел тестера дл контрол логических схем Download PDF

Info

Publication number
SU1018064A1
SU1018064A1 SU823389507A SU3389507A SU1018064A1 SU 1018064 A1 SU1018064 A1 SU 1018064A1 SU 823389507 A SU823389507 A SU 823389507A SU 3389507 A SU3389507 A SU 3389507A SU 1018064 A1 SU1018064 A1 SU 1018064A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
inputs
output
outputs
output node
Prior art date
Application number
SU823389507A
Other languages
English (en)
Inventor
Евгений Федорович Мокшин
Сергей Иванович Еремин
Ольга Анатольевна Нилова
Борис Андреевич Ящук
Original Assignee
Предприятие П/Я А-3517
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3517 filed Critical Предприятие П/Я А-3517
Priority to SU823389507A priority Critical patent/SU1018064A1/ru
Application granted granted Critical
Publication of SU1018064A1 publication Critical patent/SU1018064A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

О) liC Изобретение относитс  к контроль- но- змерительной технике и может быт использовано в аппаратуре контрол  логических схем. Известно устройство дл  контрол  логических схем, содержащее входной вентиль, вентиль запрета, буферный каскад, ключ уровн  логической едини цы, ключ уровн  логического нул  ГО Недостатком данного устройства  вл етс  отсутствие защиты ключей от перегрузки, а также отсутствие защиты выходов провер емой схемы от перегрузки . Наиболее близким по технической сущности к предлагаемому изобретению  вл етс  выходной узел тестера дл  контрол  логических схем, содержащий первый и второй ключи, первый и второй вентили, триггер и элемент сравнени  12 . Недостатком известного устройства  вл етс  отсутствие защиты выходов провер емой схемы и выходного узла от токов, превышающих допустимые зна чени , что может привести к выходу из стро  выходного узла или к снижению его надежности. Протекание недопустимых токов через выходы выходноН го узла в процессе контрол  может произойти в тех случа х, если к тестеру ошибочно подключена не та логическа  схема, на контроль которой настроен тестер, если в провер емой схеме 8 процессе ее изготовлени  ошибочно выходы микросхем подсоединены к входным контактам узла, если в случае негфавильной работы тестера , 0 результате чего тестер задает входные сигналы на выходы проверлемо логической схемы. Во всех этих случа х выходы формирователей тестера и выходы микросхем провер емого узла оказываютс  соединенными между собою что приводит при разных логических состо ни х на них к протеканиюнедопустимо больших токов. Цель изобретени  - повышение надежности. Поставленна  цель достигаетс  тем, что в выходной узел тестера дд контрол  логических схем, содержащий первый и второй ключи, первый и второй вентили и Б-триггер, С-вход которого соединен с первым входом выходного узла, соединенного вторым входом с первыми входами первого и второго вентилей, третьим входом с вторыми входами первого и второго вентилей и S-входом триггера, соединенного выходом с третьими входами первого и второго вентилей, соединенных выходами соответственно с первыми входами первого и второго ключей , выходы которых соединены с выходом выходного узла, введены первый и второй резисторы, первый и второй компараторы, первый и второй источники опорного напр жени  и элемент ИЛИ, соединенный выходом с 1 -входом триггера, первым и вторым входами соответственно с выходами первого и второго компараторов, соединенных первыми входами соответственно с выходами первого и второго источников опорного напр жени , вторцми входами через первый и второй резисторы соответственно с четвертым и п тым входами выходного узла, а непосредственно с вторыми входами первого и второго ключей. На чертеже представлена функциональна  схема выходного узла тестера . Выходной узел содержит контакт 1 провер емой схемы, провер емую логическую схему 2, второй вход 3, первый вентиль Ч.который выполнен, например, на логическом элементе И-НЕ, второй вентиль 5, выполненн-Ш , например, на логическом элементе запрета, первый ключ 6, второй ключ 7, первый вход 8, третий вход 9, четвертый вход 10, первый резистор 11, выход 12, первый компаратор 13 с входами И и 15, первый источник 16 опорного напр жени , элемент ИЛИ 17,15-триггер 18, п тый вход 19, второй резистор 20, второй компаратор 21, второй источник 22 опорного напр жени . Выходной узел тестера работает следующим образом, В том случае, если контакт 1 провер емой схемы i  вл етс  ее выходом, на вход 3 подаетс  уровень логичесгкого нул  и на выходах вентилей k и 5 устанавливаютс  нулевые логические уровни, которые обеспечивают непровод щее состо ние ключей 6 и 7. В этом состо нии устройство имеет высокое выходное сопротивление. Если контакт 1  вл етс  входом провер емой схемы 2, на вход 3 подаетс  уровень логической единицы, а на вход 8 - синхроимпульс . При подаче на вход 9 уровн  логической.единицы на выходе вентил  4 устанавливаетс  уровень логической единицы, a на выходе вентил  5 уро вень логического нул , ключ 7 устана ливаетс  в непровод щее состо ние, а ключ б - в провод щее, и напр жение уровн  логической единицы с вход 10 через резистор 11 поступает на выход 12 и на вход 1 провер емой схемы 2. Если при этом схема 2 неисправна или по какой-либо другой причине ток через клоч б превышает допустимое значение, то по вл ющеес  при этом напр жение на резисторе 11 вызывает срабатывание компаратора 13 Это.напр жение подаетс  на вход 14компаратора 13, на другой вход 15которого подаетс  напр жение с регулируемого источника 16 опорного напр жени . Измен   напр жение источ ника 16 опорного напр жени , можно устанавливать срабатывание компарато ра при заданном токе через ключ б. Учитыва  высокую чувствительность современных компараторов (например, микросхем 521СА1), составл ющих единицы милливольт, величина сопротив лени резистора. II составл ет единицы Ом и- практически не вли ет на велими ну напр жени  логической единицы, формируемой выходным узлом тестера. При превышении напр жени  на входе Il напр жени  не входе 15 компаратора 13 он cpaбaтывaef и уровень логического нул , по вл ющийс  на его выходе, через элемент 17 ИЛИ попадает на вход 13 триггера 18. Через врем  задержки, определ емое периодом следовани  синхроимпульсов, уровень логического нул  по вл етс  на выходе триггера 18, что приводит к переходу ключа б в непровод щее состо ние. Аналогично при подаче на вход 9 уровн  логического нул  уровень логической единицы по вл етс  на выходе вентил  5. Ключ 7 переходит в провод щее состо ние, и напр жение логического нул  с входа 19 через резистор 20 попадает на выход 12 и далее на вход 1 схемы 2. Если в этом случае ток через клю 7 превышает допустимое значение, то напр жение на резисторе 20 вызывает срабатывание компаратора 21, на другой вход которого подаетс  напр жение от источника 22 опорного напр жени . По вл ющийс  при этом на выходе компаратора 21 уровеньлогического нул  попадает через элемент ИЛИ 17 на вход D триггера 18. По вл ющийс  при зтом уровень логического нул  на выходе триггера 18 вызывает з пирание клюма 7 Из-за высокой чувствительности компаратора 21 величина сопротивлени  резистора 20 составл ет единицы Ом и практически не вли ет на зе/ 1чину напр жени  логического нул , формируемого выходным узлом. Предлагаемое устройство за счет введени  элементов 11,13, 1 б, 17, 21 и 22 обеспечивает надежную защиту от недопустимых токов не только выходнбго уела тестера, но и выходов микросхем провер емого jx гичecкoro узла. Это позвол ет уменьшить расходы на ремонт выходного узла повысить его надежность и срок службы.
п
L.I

Claims (1)

  1. ВЫХОДНОЙ УЗЕЛ ТЕСТЕРА ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ СХЕМ, содержащий первый и второй ключи, первый и второй вентили и D-триггер, с-вход которого соединен с первым входом вы* ходного узла, соединенного вторым входом с первыми входами первого и второго вентилей, третьим входом с вторыми входами первого и второго вентилей и s-входом триггера, сое динного выходом с третьими входами первого и второго вентилей, соединенных выходами соответственно с первыми входами перЬого и второго ключей, выходы которых соединены с выходом выходного узла, отличающийс я тем, что, с целью повышения надежности выходного узла,в’него введены первый и второй резисторы, первый и второй компараторы, первый и второй источники опорного напряжения и элемент ИЛИ, соединенный выходом с В“входом триггера, первым и вторым входами - соответственно с выходами первого и второго компараторов, соединенных первыми входами соответственно с выходами первого и второго источников опорного напряжения, вторыми входами через первый и второй резисторы-соответственно с четвертым и пятым входами выходного узла, а непосредственно - с вторыми входами первого и второго ключей.
    1 1018064
SU823389507A 1982-01-28 1982-01-28 Выходной узел тестера дл контрол логических схем SU1018064A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823389507A SU1018064A1 (ru) 1982-01-28 1982-01-28 Выходной узел тестера дл контрол логических схем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823389507A SU1018064A1 (ru) 1982-01-28 1982-01-28 Выходной узел тестера дл контрол логических схем

Publications (1)

Publication Number Publication Date
SU1018064A1 true SU1018064A1 (ru) 1983-05-15

Family

ID=20995052

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823389507A SU1018064A1 (ru) 1982-01-28 1982-01-28 Выходной узел тестера дл контрол логических схем

Country Status (1)

Country Link
SU (1) SU1018064A1 (ru)

Similar Documents

Publication Publication Date Title
EP0010882A1 (en) A switching circuit
US4516076A (en) Fault detection arrangement for relay switching system
US6323668B1 (en) IC testing device
US4841240A (en) Method and apparatus for verifying the continuity between a circuit board and a test fixture
EP0241270A1 (en) Self-testing monitoring circuit
CA1062334A (en) Digital input circuit with fault detection means
KR20000062167A (ko) 전자 플래셔에서 입력 신호와 상이한 전압 한계치를비교하기 위한 방법 및 회로
US4743842A (en) Tri-state circuit tester
US5193177A (en) Fault indicating microcomputer interface units
SU1018064A1 (ru) Выходной узел тестера дл контрол логических схем
CN110958002B (zh) 固态功率开关器件
KR100308078B1 (ko) 집적회로
EP0493504A1 (en) INPUT / OUTPUT MODULE HAVING AN INPUT / OUTPUT COMBINATION POINT.
RU2101748C1 (ru) Устройство для контроля управляемых ключей
KR100385846B1 (ko) 데이타획득회로용직류입력셀
SU651274A1 (ru) Выходной узел тестера дл контрол логических устройств
KR0139931Y1 (ko) 전자 렌지
SU1357884A1 (ru) Устройство дл контрол монтажа печатных плат
SU1180818A1 (ru) Выходной узел тестера дл контрол логических элементов
SU754363A1 (ru) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ТОКА СРАБАТЫВАНИЯ И ОТПУСКАНИЯ ЭЛЕКТРОМАГНИТНОГО РЕЛЕ 1 ' ί
US3515903A (en) Load monitor module
RU1807456C (ru) Устройство дл контрол реле
SU1056089A1 (ru) Устройство дл контрол интегральных микросхем
SU1636808A2 (ru) Устройство дл контрол монтажа печатных плат
SU1732301A1 (ru) Выходной узел тестера