JPS6044703B2 - 自己診断装置 - Google Patents

自己診断装置

Info

Publication number
JPS6044703B2
JPS6044703B2 JP53029937A JP2993778A JPS6044703B2 JP S6044703 B2 JPS6044703 B2 JP S6044703B2 JP 53029937 A JP53029937 A JP 53029937A JP 2993778 A JP2993778 A JP 2993778A JP S6044703 B2 JPS6044703 B2 JP S6044703B2
Authority
JP
Japan
Prior art keywords
signal
circuit
input
contact
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53029937A
Other languages
English (en)
Other versions
JPS54122946A (en
Inventor
隆 佐藤
信也 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP53029937A priority Critical patent/JPS6044703B2/ja
Publication of JPS54122946A publication Critical patent/JPS54122946A/ja
Publication of JPS6044703B2 publication Critical patent/JPS6044703B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 本発明は自己診断装置に係り、特に、計算機に接続され
るプロセス入出力装置のディジタル入力回路の自己診断
を行なうに最適な自己診断装置に関する。
計算機が制御用に使われるようになつて以来プロセス入
出力装置はプロセスの情報、状態信号を計算機に取込む
ための仲介の回路として多数用いられ、現在では夫々(
1)ディジタル入力回路(パルス入力回路を含む)(2
)ディジタル出力回路(パルス出力回路を含む)(3)
アナログ出力回路 (4) アナログ出力回路 の4通りに技術的な体系が殆どメーカ毎に完成されてい
る。
しかし、これらの技術はこれまでは技術の開発期にあつ
たため主にその実現性に重点がおかれて”いたが、徐々
にこの種技術の成熟に伴い、その低価格性や信頼性に観
点が移るようになつてきた。
上述の信号のうち、ディジタル信号はプロセス分野にお
いても数多くあり、その信号の持つ意味もいろいろと異
なる。つまりシステムのダウンに、直接結びつくような
信号から、余り支障をきたさない信号と多種である。各
々に違つた重みを持つ信号ではあるが、システムの運転
には必要欠かせないものである。このような信号を取り
込み計算機へ入力するデイジタル入力装置において故障
は許るされないものである。そこで、デイジタル入力の
何らかのチエツクが要求されるわけであるが、従来にお
いては単に、リレーやリミツトスイツチ、押釦スイツチ
、半導体スイツチ等接点入力情報を計算機にとり込む程
度で、信頼性向上のために当該回路の動作チエツクを行
う等の発想は全く存在しなかつた。 第1図は従来のプ
ロセス入出力装置用デイジタル入力回路の一例である。
接点11〜1.により発生した信号は信号変換回路2
1〜2nの各々にとり込まれる。
この場合、接点11〜1nに抵抗31〜3nを介して電
源(+■)が印加されているので、接点が閉じられたと
き信号変換回路21〜2nに入力される信号はローレベ
ルとなる。なお、信号中に含まれるノイズを除去するた
めに、信号変換回路21〜2nの入力部にフイルターが
設けられるのが一般的である。各信号変換回路の出力は
ゲート回路41〜4nに送られ、コンピユータよりの読
出信号(READSTB)に同期して出力信号が発生さ
れる。 このような回路においては、動作チエツクを行
なう手段として、僅かにプロセス入出力テスター等を別
に作り外部から本来の入力情報を取除いて等価的な信号
を作り、回路状態をチエツクする例はあつたが、テスタ
ーが別に必要となること、オンライン運転中にテスト出
来ない等の理由で殆ど利用されなかつた。
本発明の目的は、簡単な構成で、しかも信頼性が高い
デイジタル入出力装置の故障診断を行なう自己診断装置
を提供するにある。
上記目的を達成するため、本発明は、デイジタル信号
を入力信号とするプロセス入出力装置の入5力回路を試
験するものにおいて、外部の指令信号に応じて第1の論
理信号を出力する第1のスイツチング回路及び同指令信
号に応じて第2の論理信号を出力する第2のスイツチン
グ回路からなる信号発生回路を、上記入力回路の入力部
に設け、前4記信号発生回路は、入力回路を開放するこ
となく該論理信号が前記入力回路に取り込まれるように
接続されてなるものである。
また、本発明は、デイジタル信号を入力信号とするプ
ロセス入出力装置の入力回路を試験するものにおいて、
前記入力回路は、接点のオン●オフにより制御されるホ
トカツプラーの出力に基いてデイジタル信号を得る信号
変換回路を備え、上記接点の動作と無関係に上記ホトカ
ツプラーの発光素子を外部の指令信号に応じて点灯させ
る第1のスイツチング回路と同指令信号に応じて消灯さ
せる第2のスイツチング回路とを含み、スイツチング回
路をもつて前記発光素子を点灯させ上記信号フ変換回路
に疑似入力信号を発生させる信号発生回路を設け、前記
信号発生回路は、接点のオン・オフ信号回路を開放する
ことなく前記発光素子を点消灯できるように接続されて
なるものである。
このような本発明によれば、簡単な構成で、し・か
も通常の入力信号回路を開くことなく自己診断がなされ
る。 第2図は本発明の実施例を示すブロツク図である
信号発生回路51〜5nの各々は接点11〜1n”の
各々に並列に接続され、テストモード時に計算機より信
号(図示TEST)を受け、“1゛か゜“0゛の所望の
状態にして等価的な入カ条件を作 り、これを計算機に
取込んでデイジタル回路を自己チエツクするものである
なお、この時のチエ ツクは計算機の制御運行中に行つ
ても差支えない ことは図の構成からいつても一般に問
題ないことは明らかである。また、計算機によらず手動
によ り模疑入力を加えてもよい。 第3図は本発明の
実施例を示す詳細回路図である。
また、第4図A,B,C,D,E,Fの各々は第3図の
実施例の各部の動作波形図である。尚、第3図では説明
の便宜上、一入力信号回路分のみについて示している。
第3図において、信号変換回路20、抵抗3 0、ケ
ート40、信号発生回路50の各々は第2図の信号変換
回路2、抵抗3、ゲート回路4、信号発生回路5の各々
に対応して考えることができる。
信号変換回路20はホトカツプラ−21、コンパレータ
22の組合せにより構成され、接点11あるいは信号発
生回路50のいずれかが作動することにより、受光素子
が低抵抗値となりコンバレータ22の正入力端子にハイ
レベル信号を印加し、出力信号を発生する。また、信号
発生回路5 0は、チエツク信号100が入力されたと
き接点11の両端を短絡するトランジスタ51、ダイオ
ード52より成るスイツチング回路と、チエツク信号1
10が入力されたときホトカツプラ−21の発光ダイオ
ードを消灯させるトランジスタ53、ダイオード54よ
り成るスイツチング回路とから構成されている。 まず
、平常時の動作を説明すると、トランジス夕51,53
はOFFとなつている。
つまり、ダイオード52, 54はOFF状態になり回
路には何の影響も与えない。この状態で入力信号を発生
する接点11がONすれば、24■の供給電圧により電
流制限抵抗30を介してホトカツプラ−20の発光ダイ
オード部に電流が流れる。この信号は発光部のトランジ
スタで受信され、負荷抵抗23の両端に電圧を発生する
。即ち接点11がONであれば論理1(Vo。=5V)
、0FFであれば論理0(4)■)となつて現われる。
そしてコンパレータ22に入力され、基準電圧REF(
2.5V)と比較されて、結果がゲート回路40を介し
て計算機のデータパス60にオンバスされる。第3図の
説明図−では、接点1が第4図AのようにONのとき、
コンパレータ22の出力は論理1で、OFFのとき論理
0としている。上記の状態を第4図のタイムチヤートて
は、平常動作時の時間帯で示している。接点11の入力
信号の状態は直ちに第4図Bのコンパレータ出力となり
、計算機が読取り動作を行う時に出力する。第4図Cの
如くのアドレス信号200のタイミングで.ゲートより
第4図Fのように出力され、計算機のデータバスヘオン
バスされ読取られるものである。 次に自己診断時の動
作を説明する。
自己診断は受信部のホトカツプラ−20から計算機のデ
ータバス60へ出力する迄の回路、即ち、ゲート回路4
0迄が正常に動作するか否かの診断を、計算機が空き時
間を利用して行うものである。これには入力信号の接点
11をON..OFFさせて、各々の状態を読込み判断
すれば良いのだが、入力信号の動作はプロセス側からの
原因で動作するもので、計算機からは動かす事が出来な
い。従つて上記の接点0N.OFFと等価な動作を与え
、回路の診断を行なおうとするものである。接点11が
ONの時はホトカツプラ−20の検出部である発光ダイ
オードに電流が流れ、接点11がOFFの時は流れない
。本発明はこの事に着目し、入力信号がど の様な状態
にあつても、計算機からの指令によ り、接点11のO
N..OFFと等価な状態を作り出 し、それを読取る
事で回路の自己診断を行なうも のである。0Nチエツ
ク信号は接点11がON状態 と等価になる様にした第
4図Dの如きもので、こ の信号が計算機から出力され
ると、トランジスタ 51がONしダイオード52を導
通状態にする。
もし入力信号がOFF状態であつても、ダイオー ド
52とトランジスタ51で短絡された事により検出回路
の発光ダイオードには電流が流れて、入力信号の接点1
1がON状態と等価な信号が計算機に取込める事になる
。0FFチエツク信号11 0は土記と反対で、入力信
号の状態に関係なく第 4図EのようにOFF状態を再
現するものであ る。
OFFチエツク信号110が計算機から出力 されると
、トランジスタ53がONし、ダイオー ド54を導通
状態とする。仮りに入力信号の接点 11がONになつ
ていたとしても電流はダイオー ド54と、トランジス
タ53の側に流れ検出部の発光ダイオードには流れない
。従つてこの状態を読取れば、0FF状態が受信される
事になる。この様にして計算機は空き時間を利用して、
0N、OFFのチエツク信号100, 110を出力し
、それに対応した信号を読取る事で回路の動作が正常で
あるか否かの診断を行う事が出来る。第3図で示す回路
図は信号ビツト分の回路を示しているが、通常デイジタ
ル入力は16ビツト単位で扱かわれるものが多く、従つ
てチエツク信号で動作する トランジスタ51又は53
は、16ビツトに共通と”している。このためにダイオ
ード51,53を必要とするものてある。上記の動作を
第4図のタイ ムチヤートに基き自己診断動作時の時間
帯にて説明する。入力接点信号はON状態にあるものと
している。従つてコンパレータ出力第4図Bは入力・に
追従している。この状態でONチエツク信号第 4図D
が計算機から与えられるが入力信号がON状態であるた
め、コンパレータ出力Bは変化せず、これをアドレス信
号第4図Cのイにより取込むが、ゲート出力第4図Fは
平常動作時と同じ、フつまりON状態の信号となる。次
にOFF動作であるが計算機からOFFチエツク信号第
4図Eが与えられると、この間だけ検出部のダイオード
に電流が流れなくなり、接点0FFと同じ状態にな る
。従てコンパレータ出力第4図Bは、タイムチヤートに
示す様に論理0を出力する。よつてアドレス信号第4図
Cの口によつて取込まれるゲート出力第4図Fは入力接
点0FFの状態となる。以上の様にして、ONチエツク
の時は接点0Nの状態が、0FFチエツクの時は接点0
FFの状態が外部の信号回路を開くことなく、計算機へ
入力され回路の診断が行なわれる。 第5図は本発明の
他の実施例を示す回路図である。 第5図の実施例は、
ホトカツプラーを用いないで構成したもので、これにと
もない第3図のOFFチエツク信号回路を変更したもの
である。
なお、第3図で用いたと同一部材であるものには同一符
号を付している。コンパレータ22の非反転端子に信号
を与えるためのトランジスタ55、ダイオード56より
なる直列回路を接続し、0Nチエツク信号100が出さ
れたとき、非反転端子をハイレベルにする。また、OF
Fチエツク信号100が出されたときには非反転端子を
ローレべルにする。この結果、ホトカツプラーを用いた
場,合と同一機能を有する回路を構成することができる
。なお、第5図の実施例を実現するにはトランジスタ5
5に供給するための専用電源を設ける必要がある。また
、フイルタ−70は高調波ノイズを除去するために用い
られている。 以上述べたように本発明によれば、簡単
な構成により自己診断ができると共に、通常の入力信号
回路を開放することがないので故障等を少なくすること
ができ自己診断の信頼性が向上するという効果がある。
”図面の簡単な説明 第1図は従来のプロセス入出力装置用デイジタル入力
回路のブロツク図、第2図は本発明の実施例を示すブロ
ツク図、第3図は本発明の一実施例の詳細回路図、第4
図A,B,C,D,E,Fの各々は第3図の実施例の各
部動作波形図、第5図は本発明の実施例の詳細回路図て
ある。
11〜1n・・・・・・接点、21〜2n, 20
・・・・・・信号変換回路、51〜5o, 50・・・
・・・信号発生回路、21・ ・・ホトカツプラー、2
2・・・・・コンパレー夕、51,53,55・・・・
・トランジスタ、52,54,56・・・・・・ダイオ
ード。

Claims (1)

  1. 【特許請求の範囲】 1 ディジタル信号を入力信号とするプロセス入出力装
    置の入力回路を試験するものにおいて、外部の指令信号
    に応じて第1の論理信号を出力する第1のスイッチング
    回路及び同指令信号に応じて第2の論理信号を出力する
    第2のスイッチング回路からなる信号発生回路を、上記
    入力回路の入力部に設け、前記信号発生回路は、入力回
    路を開放することなく該論理信号が前記入力回路に取り
    込まれるように接続されてなることを特徴とする自己診
    断装置。 2 ディジタル信号を入力信号とするプロセス入出力装
    置の入力回路を試験するものにおいて、前記入力回路は
    、接点のオン・オフにより制御されるホトカップラーの
    出力に基いてディジタル信号を得る信号変換回路を備え
    、上記接点の動作と無関係に上記ホトカップラーの発光
    素子を外部の指令信号に応じて点灯させる第1のスイッ
    チング回路と同指令信号に応じて消灯させる第2のスイ
    ッチング回路とを含み、スイッチング回路をもつて前記
    発光素子を点消灯させ上記信号変換回路に疑似入力信号
    を発生させる信号発生回路を設け、前記信号発生回路は
    、接点のオン・オフ信号回路を開放することなく前記発
    光素子を点消灯できるように接続されてなることを特徴
    とする自己診断装置。
JP53029937A 1978-03-17 1978-03-17 自己診断装置 Expired JPS6044703B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53029937A JPS6044703B2 (ja) 1978-03-17 1978-03-17 自己診断装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53029937A JPS6044703B2 (ja) 1978-03-17 1978-03-17 自己診断装置

Publications (2)

Publication Number Publication Date
JPS54122946A JPS54122946A (en) 1979-09-22
JPS6044703B2 true JPS6044703B2 (ja) 1985-10-04

Family

ID=12289895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53029937A Expired JPS6044703B2 (ja) 1978-03-17 1978-03-17 自己診断装置

Country Status (1)

Country Link
JP (1) JPS6044703B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56118153A (en) * 1980-02-21 1981-09-17 Toshiba Corp Digital input circuit
JPS56148247U (ja) * 1980-04-04 1981-11-07
JPS63183602U (ja) * 1987-05-15 1988-11-25

Also Published As

Publication number Publication date
JPS54122946A (en) 1979-09-22

Similar Documents

Publication Publication Date Title
JPH05504197A (ja) 電気負荷が正常に機能するかどうかを監視する方法及び装置
US20110078526A1 (en) Method and Circuit Configuration for Simulating Fault States in a Control Unit
EP0342784B1 (en) Program controlled in-circuit test of analog to digital converters
KR940012566A (ko) 집적 회로 테스트 장치와 방법
US5896057A (en) Diagnostic power driver circuit
JP2914346B2 (ja) 半導体装置
WO1999027376A1 (fr) Procede de test de circuits integres et appareil de test de circuits integres utilisant ce procede
JPS6044703B2 (ja) 自己診断装置
JPH01502534A (ja) 3―状態回路試験装置
JPH0120700Y2 (ja)
JP3902808B2 (ja) 2つの集積回路を有する基板
JPS59160242A (ja) ドライバ−回路の自己試験機構
JP3103423B2 (ja) 負荷制御装置
SU1180818A1 (ru) Выходной узел тестера дл контрол логических элементов
JPH05273298A (ja) 半導体集積回路装置及びそのテスト方法
RU2093885C1 (ru) Устройство для имитации отказов и внутрисхемного тестирования элементов дискретной аппаратуры
JP2613913B2 (ja) 半導体集積回路
JP3250520B2 (ja) ラインテスト回路およびラインテスト方法
JPH09185562A (ja) 信号入出力装置の自己診断方法
JP3597825B2 (ja) プログラマブル論理デバイスの診断方法及びその装置、プログラマブル論理デバイス
SU1654823A1 (ru) Устройство дл контрол цифровых блоков
Rübartsch et al. A New Test System for the Simulation-Based Emulation of Highly Dynamic Power Supply Faults
JPS5858906B2 (ja) 電源異常検出回路
SU1749857A1 (ru) Выходной узел тестера дл функционального контрол логических блоков
JPH01277782A (ja) 半導体装置