JP2613913B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2613913B2 JP2613913B2 JP11622288A JP11622288A JP2613913B2 JP 2613913 B2 JP2613913 B2 JP 2613913B2 JP 11622288 A JP11622288 A JP 11622288A JP 11622288 A JP11622288 A JP 11622288A JP 2613913 B2 JP2613913 B2 JP 2613913B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- test
- data
- level
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特に、データバスを
内蔵した半導体集積回路に関する。
内蔵した半導体集積回路に関する。
従来、半導体集積回路は、一つ一つ素子を接続して一
つの機能をもつ回路を構成していた。しかし、近年集積
密度の増大などによって多くの機能をもつ回路が実現し
ている。このような回路では、全体の制御を行う部分、
外部との入出力をあつかう部分、データを記憶する部分
など機能ごどに回路を分割し、設計してゆく方法がとら
れる。これらの分割した回路間のデータのやりとりをす
るための信号線がデータバスである。
つの機能をもつ回路を構成していた。しかし、近年集積
密度の増大などによって多くの機能をもつ回路が実現し
ている。このような回路では、全体の制御を行う部分、
外部との入出力をあつかう部分、データを記憶する部分
など機能ごどに回路を分割し、設計してゆく方法がとら
れる。これらの分割した回路間のデータのやりとりをす
るための信号線がデータバスである。
第3図は、データバスを内蔵した半導体集積回路をあ
らわす図である。以下、第3図を用いて動作の説明をす
る。データ・バス32にはデータ用スイッチ素子35,38及
び41がそれぞれ共通に接続される。データ用スイッチ素
子35は、開閉信号線33の値が“0"レベルのときはデータ
信号線34とデータ・バス32を開放状態、開閉信号線33の
値が“1"レベルのときはデータ信号線34とデータ・バス
32を導通状態とし、データ信号線34の値をデータ・バス
32に出力する。データ用スイッチ素子38,41も同様に、
開閉信号線36,39の値が“0"レベルのときはデータ信号
線37,40とデータ・バス32を開放状態とし、開閉信号36,
39の値が“1"レベルのときはデータ信号線37,40とデー
タバス32を導通状態とする。
らわす図である。以下、第3図を用いて動作の説明をす
る。データ・バス32にはデータ用スイッチ素子35,38及
び41がそれぞれ共通に接続される。データ用スイッチ素
子35は、開閉信号線33の値が“0"レベルのときはデータ
信号線34とデータ・バス32を開放状態、開閉信号線33の
値が“1"レベルのときはデータ信号線34とデータ・バス
32を導通状態とし、データ信号線34の値をデータ・バス
32に出力する。データ用スイッチ素子38,41も同様に、
開閉信号線36,39の値が“0"レベルのときはデータ信号
線37,40とデータ・バス32を開放状態とし、開閉信号36,
39の値が“1"レベルのときはデータ信号線37,40とデー
タバス32を導通状態とする。
半導体集積回路では、製造時に例えばごみが付着する
ことによって信号線が他の信号線と短絡するなどして動
作不良の製品ができることがある。これらの製品をテス
トによって検出し、動作が正常なものと不良なものとの
選別を行っている。
ことによって信号線が他の信号線と短絡するなどして動
作不良の製品ができることがある。これらの製品をテス
トによって検出し、動作が正常なものと不良なものとの
選別を行っている。
いま、第3図の回路において開閉信号線33が高電位の
電源と短絡し、“1"レベルに固定された不良を考える。
テスト時に開閉信号線33を“1"レベルにして動作させて
いる時は、データ・バス32の値は開閉信号線33が不良で
あってもなくてもデータ信号線34の値となり、この不良
は検出できない。次に、開閉信号線36の値を“1"レベル
にして動作している時を考える。開閉信号線33が不良で
ない製品の場合はデータ・バス32には、データ信号線37
の値が出力されている。一方、開閉信号線33が不良であ
る場合には、データ・バス32にはデータ信号線37の値と
データ信号線34の値がどちらも出力される。この時、デ
ータ信号線37とデータ信号線34の値が同じ(例えばどち
らも“1"レベル)であると、データ・バス32の値は開閉
信号線33が不良であっても、なくても同じ値となり、製
品を不良として検出できない。この製品を不良として検
出するためにはデータ信号を違う値、例えばデータ信号
線37の値が“1"レベルであればデータ信号線34の値を
“0"レベルにする。こうするとデータ・バス32の値は、
データ信号線37で“1"レベルにする抵抗値とデータ信号
線34で“0"レベルにする抵抗値との比によって決まる
“1"と“0"の中間レベルの値となる。この値が回路の出
力として正常な製品と不良の製品とで異なった値として
検出される必要がある。
電源と短絡し、“1"レベルに固定された不良を考える。
テスト時に開閉信号線33を“1"レベルにして動作させて
いる時は、データ・バス32の値は開閉信号線33が不良で
あってもなくてもデータ信号線34の値となり、この不良
は検出できない。次に、開閉信号線36の値を“1"レベル
にして動作している時を考える。開閉信号線33が不良で
ない製品の場合はデータ・バス32には、データ信号線37
の値が出力されている。一方、開閉信号線33が不良であ
る場合には、データ・バス32にはデータ信号線37の値と
データ信号線34の値がどちらも出力される。この時、デ
ータ信号線37とデータ信号線34の値が同じ(例えばどち
らも“1"レベル)であると、データ・バス32の値は開閉
信号線33が不良であっても、なくても同じ値となり、製
品を不良として検出できない。この製品を不良として検
出するためにはデータ信号を違う値、例えばデータ信号
線37の値が“1"レベルであればデータ信号線34の値を
“0"レベルにする。こうするとデータ・バス32の値は、
データ信号線37で“1"レベルにする抵抗値とデータ信号
線34で“0"レベルにする抵抗値との比によって決まる
“1"と“0"の中間レベルの値となる。この値が回路の出
力として正常な製品と不良の製品とで異なった値として
検出される必要がある。
また、この例では開閉信号線33が“1"に固定された不
良を仮定したが、実際は不良となる箇所がどこになるか
仮定できないので、データ・バスに接続された回路の不
良を検出するためには、膨大な組合せの内部状態をつく
る必要がある。このため、内部状態設定もれによる不良
製品の検出もれがあったり、内部状態の組合せが多いの
でテスト時間がかかるなどの欠点があった。
良を仮定したが、実際は不良となる箇所がどこになるか
仮定できないので、データ・バスに接続された回路の不
良を検出するためには、膨大な組合せの内部状態をつく
る必要がある。このため、内部状態設定もれによる不良
製品の検出もれがあったり、内部状態の組合せが多いの
でテスト時間がかかるなどの欠点があった。
本発明の半導体集積回路は、テスト時に制御回路を順
次選択するタイミング信号を発生するテスト用タイミン
グ信号発生回路と、データ用スイッチ素子の開閉を制御
する開閉信号線とデータバスとの間に設けたテスト用ス
イッチ素子と、テスト時にデータ用スイッチ素子を開放
しタイミング信号によりテスト用スイッチ素子を順次導
通状態にする制御回路を有している。
次選択するタイミング信号を発生するテスト用タイミン
グ信号発生回路と、データ用スイッチ素子の開閉を制御
する開閉信号線とデータバスとの間に設けたテスト用ス
イッチ素子と、テスト時にデータ用スイッチ素子を開放
しタイミング信号によりテスト用スイッチ素子を順次導
通状態にする制御回路を有している。
〔実施例〕 次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例をあらわすブロック図であ
る。第2図は第1図中の制御回路7を示す回路図であ
る。制御回路15,23も同様の回路構成を有する。データ
バス1は半導体集積回路内部のデータバス、テスト信号
線2はテスト状態であるかないかをあらわす信号線、開
閉信号線3,11,19はテスト状態でないとき、データ用ス
イッチ素子10,18,26を導通するか、開放にするかを制御
する信号線、制御回路7,15,23は、テスト状態でない時
テスト用スイッチ素子5,13,21を開放する信号をテスト
用制御信号線6,14,22に出力して、開閉信号線3,11,19の
値をデータ用制御信号線8,16,24に出力し、テスト状態
ではデータ用スイッチ素子10,18,26を開放する信号をデ
ータ用制御信号線8,16,24に出力し、テスト用タイミン
グ信号発生回路27が発生したタイミング信号4,12,20に
よってテスト用スイッチ素子5,13,21を順次導通状態に
するテスト用制御信号6,14,22を出力する回路である。
る。第2図は第1図中の制御回路7を示す回路図であ
る。制御回路15,23も同様の回路構成を有する。データ
バス1は半導体集積回路内部のデータバス、テスト信号
線2はテスト状態であるかないかをあらわす信号線、開
閉信号線3,11,19はテスト状態でないとき、データ用ス
イッチ素子10,18,26を導通するか、開放にするかを制御
する信号線、制御回路7,15,23は、テスト状態でない時
テスト用スイッチ素子5,13,21を開放する信号をテスト
用制御信号線6,14,22に出力して、開閉信号線3,11,19の
値をデータ用制御信号線8,16,24に出力し、テスト状態
ではデータ用スイッチ素子10,18,26を開放する信号をデ
ータ用制御信号線8,16,24に出力し、テスト用タイミン
グ信号発生回路27が発生したタイミング信号4,12,20に
よってテスト用スイッチ素子5,13,21を順次導通状態に
するテスト用制御信号6,14,22を出力する回路である。
以下、動作について順を追って説明する。まず、テス
ト状態でないとき、テスト信号線2の値は例えば“0"レ
ベルになる。テスト信号線2の値が“0"レベルになる
と、制御回路7はテスト用制御信号線6に“0"レベルを
出力する。テスト用制御信号線6の値が“0"レベルにな
ることによってテスト用スイッチ素子5は開放状態とな
る。また、データ用制御信号線8には開閉信号線3の値
をそのまま出力する。これにより、データ用スイッチ素
子10は開閉信号3の値によって導通か開放かを制御され
る。制御回路15は同様にテスト用制御信号線14に“0"レ
ベルを出力し、データ用制御信号線16には、開閉信号線
11の値を出力する。制御回路23も同様にテスト用制御信
号22に“0"レベルを出力し、データ用制御信号線24に開
閉信号線19の値を出力する。よって、テスト用スイッチ
素子13,21は開放状態となり、データ用スイッチ素子18
は開閉信号線11の値、データ用スイッチ素子26は開閉信
号線19の値によって制御される。
ト状態でないとき、テスト信号線2の値は例えば“0"レ
ベルになる。テスト信号線2の値が“0"レベルになる
と、制御回路7はテスト用制御信号線6に“0"レベルを
出力する。テスト用制御信号線6の値が“0"レベルにな
ることによってテスト用スイッチ素子5は開放状態とな
る。また、データ用制御信号線8には開閉信号線3の値
をそのまま出力する。これにより、データ用スイッチ素
子10は開閉信号3の値によって導通か開放かを制御され
る。制御回路15は同様にテスト用制御信号線14に“0"レ
ベルを出力し、データ用制御信号線16には、開閉信号線
11の値を出力する。制御回路23も同様にテスト用制御信
号22に“0"レベルを出力し、データ用制御信号線24に開
閉信号線19の値を出力する。よって、テスト用スイッチ
素子13,21は開放状態となり、データ用スイッチ素子18
は開閉信号線11の値、データ用スイッチ素子26は開閉信
号線19の値によって制御される。
また、テスト状態のときは、テスト信号線2の値は
“1"レベルになる。テスト信号線2の値が“1"レベルに
なると、制御回路7はデータ用制御線8の値を“0"レベ
ルにする。このことによって、データ用スイッチ素子10
は開放状態となる。同様にテスト信号線2の値が“1"レ
ベルになることにより、制御回路15はデータ用制御線16
の値を“0"レベルにし、データ用スイッチ素子18を開放
状態とする。制御回路23もデータ用制御線24の値を“0"
レベルにし、データ用スイッチ素子26を開放状態にす
る。一方、テスト用タイミング信号発生回路27はタイミ
ング信号線4に“1"レベル、タイミング信号線12とタイ
ミング信号線20に“0"レベルを出力する。タイミング信
号線4の値が“1"レベルでテスト信号線2の値が“1"レ
ベルになると、制御回路7はテスト用制御信号線6に
“1"レベルを出力する。これにより、テスト用スイッチ
素子5は導通状態となり、開閉信号線3の値をデータバ
ス1に出力する。また、タイミング信号線12の値が“0"
レベルになると制御回路15はテスト用制御信号線14に
“0"レベルを出力し、テスト用スイッチ素子13を開放状
態にする。さらにタイミング信号線20の値が“0"レベル
になると制御回路23はテスト用制御信号線22に“0"レベ
ルを出力し、テスト用スイッチ素子21を開放状態にす
る。よってデータバス1には開閉信号線3の値のみが出
力され、データバス1の値をテストすることで開閉信号
線3の値が正しいことがテストできる。
“1"レベルになる。テスト信号線2の値が“1"レベルに
なると、制御回路7はデータ用制御線8の値を“0"レベ
ルにする。このことによって、データ用スイッチ素子10
は開放状態となる。同様にテスト信号線2の値が“1"レ
ベルになることにより、制御回路15はデータ用制御線16
の値を“0"レベルにし、データ用スイッチ素子18を開放
状態とする。制御回路23もデータ用制御線24の値を“0"
レベルにし、データ用スイッチ素子26を開放状態にす
る。一方、テスト用タイミング信号発生回路27はタイミ
ング信号線4に“1"レベル、タイミング信号線12とタイ
ミング信号線20に“0"レベルを出力する。タイミング信
号線4の値が“1"レベルでテスト信号線2の値が“1"レ
ベルになると、制御回路7はテスト用制御信号線6に
“1"レベルを出力する。これにより、テスト用スイッチ
素子5は導通状態となり、開閉信号線3の値をデータバ
ス1に出力する。また、タイミング信号線12の値が“0"
レベルになると制御回路15はテスト用制御信号線14に
“0"レベルを出力し、テスト用スイッチ素子13を開放状
態にする。さらにタイミング信号線20の値が“0"レベル
になると制御回路23はテスト用制御信号線22に“0"レベ
ルを出力し、テスト用スイッチ素子21を開放状態にす
る。よってデータバス1には開閉信号線3の値のみが出
力され、データバス1の値をテストすることで開閉信号
線3の値が正しいことがテストできる。
次に、テスト用タイミング信号発生回路27はタイミン
グ信号線4に“0"レベル、タイミング信号線12に“1"レ
ベル、タイミング信号線20には“0"レベルを出力する。
タイミング信号線4に“0"レベルが出力されることによ
り制御回路7はテスト用制御信号線6に“0"レベルを出
力し、テスト用スイッチ素子5は開放状態となる。同様
に、タイミング信号線20に“0"レベルが出力されること
により、制御回路23はテスト用制御信号線22に“0"レベ
ルを出力し、テスト用スイッチ素子21は開放状態とな
る。一方、タイミング信号線12に“1"レベルが出力され
ることにより制御回路15はテスト用制御信号線14に“1"
レベルを出力し、テスト用スイッチ素子13は導通状態と
なり、開閉信号線11の値はデータバス1に出力される。
グ信号線4に“0"レベル、タイミング信号線12に“1"レ
ベル、タイミング信号線20には“0"レベルを出力する。
タイミング信号線4に“0"レベルが出力されることによ
り制御回路7はテスト用制御信号線6に“0"レベルを出
力し、テスト用スイッチ素子5は開放状態となる。同様
に、タイミング信号線20に“0"レベルが出力されること
により、制御回路23はテスト用制御信号線22に“0"レベ
ルを出力し、テスト用スイッチ素子21は開放状態とな
る。一方、タイミング信号線12に“1"レベルが出力され
ることにより制御回路15はテスト用制御信号線14に“1"
レベルを出力し、テスト用スイッチ素子13は導通状態と
なり、開閉信号線11の値はデータバス1に出力される。
次に、テスト用タイミング信号発生回路27はタイミン
グ信号線4、タイミング信号線12に“0"レベル、タイミ
ング信号線20に“1"レベルを出力する。タイミング信号
線4に“0"レベルが出力されることにより制御回路7は
テスト用制御信号線6に“0"レベルを出力し、テスト用
スイッチ素子5は開放状態となる。同様に、タイミング
信号12に“0"レベルが出力されることにより制御回路15
はテスト用制御信号線14に“0"レベルを出力し、テスト
用スイッチ素子13は開放状態となる。一方、タイミング
信号線20に“1"レベルが出力されることにより制御回路
23はテスト用制御信号線22に“1"レベルを出力し、テス
ト用スイッチ素子21は導通状態となり、開閉信号線19の
値はデータバス1に出力される。
グ信号線4、タイミング信号線12に“0"レベル、タイミ
ング信号線20に“1"レベルを出力する。タイミング信号
線4に“0"レベルが出力されることにより制御回路7は
テスト用制御信号線6に“0"レベルを出力し、テスト用
スイッチ素子5は開放状態となる。同様に、タイミング
信号12に“0"レベルが出力されることにより制御回路15
はテスト用制御信号線14に“0"レベルを出力し、テスト
用スイッチ素子13は開放状態となる。一方、タイミング
信号線20に“1"レベルが出力されることにより制御回路
23はテスト用制御信号線22に“1"レベルを出力し、テス
ト用スイッチ素子21は導通状態となり、開閉信号線19の
値はデータバス1に出力される。
一般的に、半導体集積回路にはデータバスの値をテス
トできる回路を備えているので、これを用いて開閉信号
線の値をテストすることができる。
トできる回路を備えているので、これを用いて開閉信号
線の値をテストすることができる。
以上説明したように本発明は、データ用スイッチ素子
の開閉信号線とデータバスとの間にテスト用スイッチ素
子を設け、テスト時にデータ用スイッチ素子を開放し、
制御回路を順次選択するタイミング信号により選択され
た制御回路が順次テスト用スイッチ素子を導通して開閉
信号を直接データバスに出力することにより、内部状態
の組合せを多くすることなしに、不良検出のよいテスト
を行うことができる効果がある。
の開閉信号線とデータバスとの間にテスト用スイッチ素
子を設け、テスト時にデータ用スイッチ素子を開放し、
制御回路を順次選択するタイミング信号により選択され
た制御回路が順次テスト用スイッチ素子を導通して開閉
信号を直接データバスに出力することにより、内部状態
の組合せを多くすることなしに、不良検出のよいテスト
を行うことができる効果がある。
第1図は、本発明の一実施例のブロック図、第2図は第
1図中の制御回路の回路図、第3図は従来例のブロック
図である。 1……データ・バス、2……テスト信号線、3……開閉
信号線、4……タイミング信号線、5……テスト用スイ
ッチ素子、6……テスト用制御信号線、7……制御回
路、8……データ用制御信号線、9……データ信号線、
10……データ用スイッチ素子、11……開閉信号線、12…
…タイミング信号線、13……テスト用スイッチ素子、14
……テスト用制御信号線、15……制御回路、16……デー
タ用制御信号線、17……データ信号線、18……データ用
スイッチ素子、19……開閉信号線、20……タイミング信
号線、21……テスト用スイッチ素子、22……テスト用制
御信号線、23……制御回路、24……データ用制御信号
線、25……データ信号線、26……データ用スイッチ素
子、27……テスト用タイミング信号発生回路、32……デ
ータ・バス、33……開閉信号線、34……データ信号線、
35……データ用スイッチ素子、36……開閉信号線、37…
…データ信号線、38……データ用スイッチ素子、39……
開閉信号線、40……データ信号線、41……データ用スイ
ッチ素子。
1図中の制御回路の回路図、第3図は従来例のブロック
図である。 1……データ・バス、2……テスト信号線、3……開閉
信号線、4……タイミング信号線、5……テスト用スイ
ッチ素子、6……テスト用制御信号線、7……制御回
路、8……データ用制御信号線、9……データ信号線、
10……データ用スイッチ素子、11……開閉信号線、12…
…タイミング信号線、13……テスト用スイッチ素子、14
……テスト用制御信号線、15……制御回路、16……デー
タ用制御信号線、17……データ信号線、18……データ用
スイッチ素子、19……開閉信号線、20……タイミング信
号線、21……テスト用スイッチ素子、22……テスト用制
御信号線、23……制御回路、24……データ用制御信号
線、25……データ信号線、26……データ用スイッチ素
子、27……テスト用タイミング信号発生回路、32……デ
ータ・バス、33……開閉信号線、34……データ信号線、
35……データ用スイッチ素子、36……開閉信号線、37…
…データ信号線、38……データ用スイッチ素子、39……
開閉信号線、40……データ信号線、41……データ用スイ
ッチ素子。
Claims (1)
- 【請求項1】データバスに接続された複数のデータ用ス
イッチ素子を内蔵した半導体集積回路において、前記デ
ータ用スイッチ素子の開閉を制御する信号を入力する開
閉信号線と前記データバスとの間に接続した複数のテス
ト用スイッチ素子と、テスト時に前記データ用スイッチ
素子のすべてを開放し前記テスト用スイッチ素子を一つ
ずつ順次導通状態にする制御手段とを含むことを特徴と
する半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11622288A JP2613913B2 (ja) | 1988-05-13 | 1988-05-13 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11622288A JP2613913B2 (ja) | 1988-05-13 | 1988-05-13 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01286462A JPH01286462A (ja) | 1989-11-17 |
JP2613913B2 true JP2613913B2 (ja) | 1997-05-28 |
Family
ID=14681852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11622288A Expired - Lifetime JP2613913B2 (ja) | 1988-05-13 | 1988-05-13 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2613913B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3119568B2 (ja) * | 1995-02-14 | 2000-12-25 | 日本電気株式会社 | 半導体集積回路 |
-
1988
- 1988-05-13 JP JP11622288A patent/JP2613913B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01286462A (ja) | 1989-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH027434B2 (ja) | ||
JP2946658B2 (ja) | フリップフロップ回路 | |
US4837765A (en) | Test control circuit for integrated circuit | |
JP2613913B2 (ja) | 半導体集積回路 | |
JP2993621B2 (ja) | タイミング校正装置 | |
JPH027528B2 (ja) | ||
JPH0484783A (ja) | 半導体集積回路の試験方式 | |
JP2531615B2 (ja) | 集積回路 | |
JPH0235700A (ja) | メモリ回路 | |
JP3250520B2 (ja) | ラインテスト回路およびラインテスト方法 | |
JPS5827540B2 (ja) | 情報処理装置 | |
JPH098634A (ja) | 集積回路の出力電気レベル可変装置 | |
JPS5816487B2 (ja) | コンピユ−タシステムにおける多重選択検出装置 | |
JPS6095370A (ja) | 集積回路装置 | |
JP2723676B2 (ja) | 半導体集積回路 | |
JPS6115418A (ja) | 電気回路装置 | |
JPS622397B2 (ja) | ||
JPH03180776A (ja) | 自己診断機能付論理回路 | |
JPH10123213A (ja) | 半導体集積回路 | |
JPH0812228B2 (ja) | 大規模集積回路故障検出回路 | |
JPH0567683A (ja) | 識別回路 | |
JPH0548493B2 (ja) | ||
JPH08286942A (ja) | 半導体回路装置 | |
JPH0632222B2 (ja) | ラツチ回路 | |
JPH0599987A (ja) | テスト回路 |