JPH098634A - 集積回路の出力電気レベル可変装置 - Google Patents
集積回路の出力電気レベル可変装置Info
- Publication number
- JPH098634A JPH098634A JP7155852A JP15585295A JPH098634A JP H098634 A JPH098634 A JP H098634A JP 7155852 A JP7155852 A JP 7155852A JP 15585295 A JP15585295 A JP 15585295A JP H098634 A JPH098634 A JP H098634A
- Authority
- JP
- Japan
- Prior art keywords
- output
- output buffer
- mode
- integrated circuit
- normal mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 回路設計後の電気的評価試験を強化し、マー
ジン不足の箇所をいち早く発見することによって装置の
信頼性を向上させること、および障害発生時の原因調査
の強化。 【構成】 論理的機能を実現する論理回路１０１と、そ
の論理的機能の結果を出力電圧として外部回路１０７に
出力する出力端子と、これらの論理回路及び出力端子間
に接続された通常モード出力バッファ１０２とを備えた
集積回路１００の出力電気レベルを可変にすることで、
その集積回路に出力電圧マージン試験機能を与える。論
理回路及び出力端子間には、さらに、通常モード出力バ
ッファとは異なる電気レベル特性をもつ試験モード出力
バッファ１０３を通常モード出力バッファと並列に接続
する。そして通常モード出力バッファ及び前記試験モー
ド出力バッファのうちのいずれか一方をモード選択手段
１０４により選択して集積回路の出力端子に接続させ
る。
ジン不足の箇所をいち早く発見することによって装置の
信頼性を向上させること、および障害発生時の原因調査
の強化。 【構成】 論理的機能を実現する論理回路１０１と、そ
の論理的機能の結果を出力電圧として外部回路１０７に
出力する出力端子と、これらの論理回路及び出力端子間
に接続された通常モード出力バッファ１０２とを備えた
集積回路１００の出力電気レベルを可変にすることで、
その集積回路に出力電圧マージン試験機能を与える。論
理回路及び出力端子間には、さらに、通常モード出力バ
ッファとは異なる電気レベル特性をもつ試験モード出力
バッファ１０３を通常モード出力バッファと並列に接続
する。そして通常モード出力バッファ及び前記試験モー
ド出力バッファのうちのいずれか一方をモード選択手段
１０４により選択して集積回路の出力端子に接続させ
る。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路の出力電気レ
ベルを可変にする装置に関し、特に集積回路に出力電圧
マージン試験機能を与える技術に関する。
ベルを可変にする装置に関し、特に集積回路に出力電圧
マージン試験機能を与える技術に関する。
【０００２】
【従来の技術】従来のディジタル集積回路は、内部論理
回路と出力端子との間に固定電気レベル（ＣＭＯＳレベ
ル、ＴＴＬレベル等）の出力バッファを各信号線につき
１つ有している。これにより内部論理回路からの出力波
形整形、集積回路内部で発生したスパイクノイズや信号
線に乗った外来ノイズ等の吸収、外部からのノイズ等に
よる内部論理回路への影響の低減、外部回路との信号の
電気レベルの整合等を行っている。
回路と出力端子との間に固定電気レベル（ＣＭＯＳレベ
ル、ＴＴＬレベル等）の出力バッファを各信号線につき
１つ有している。これにより内部論理回路からの出力波
形整形、集積回路内部で発生したスパイクノイズや信号
線に乗った外来ノイズ等の吸収、外部からのノイズ等に
よる内部論理回路への影響の低減、外部回路との信号の
電気レベルの整合等を行っている。
【０００３】
【発明が解決しようとする課題】しかしながら、この従
来の構成では、集積回路内部もしくは出力端子から外部
回路入力までの配線上に発生するノイズ等による外部回
路への影響を評価する事は極めて困難であった。特にバ
スやコマンド信号などのファンアウトの多い信号の場
合、装置基盤の配線パターンが長く、配線分岐も多くな
るため、他の配線パターンによるクロストークノイズや
配線終端における反射の影響が大きく、これらのノイズ
等による外部回路の誤動作が原因となって装置の不具合
が起こる可能性は少なくない。更にこの様な不具合は、
論理的な不具合と比較するとその原因調査、対処及び対
処後の検証は非常に難しく、多くの時間と労力を必要と
した。
来の構成では、集積回路内部もしくは出力端子から外部
回路入力までの配線上に発生するノイズ等による外部回
路への影響を評価する事は極めて困難であった。特にバ
スやコマンド信号などのファンアウトの多い信号の場
合、装置基盤の配線パターンが長く、配線分岐も多くな
るため、他の配線パターンによるクロストークノイズや
配線終端における反射の影響が大きく、これらのノイズ
等による外部回路の誤動作が原因となって装置の不具合
が起こる可能性は少なくない。更にこの様な不具合は、
論理的な不具合と比較するとその原因調査、対処及び対
処後の検証は非常に難しく、多くの時間と労力を必要と
した。
【０００４】それ故に本発明の課題は、回路設計後の電
気的評価試験を強化し、マージン不足の箇所をいち早く
発見することによって装置の信頼性を向上させること、
および障害発生時の原因調査の強化にある。
気的評価試験を強化し、マージン不足の箇所をいち早く
発見することによって装置の信頼性を向上させること、
および障害発生時の原因調査の強化にある。
【０００５】
【課題を解決するための手段】本発明によれば、出力電
圧マージン試験機能を備えたことを特徴とする集積回路
が得られる。
圧マージン試験機能を備えたことを特徴とする集積回路
が得られる。
【０００６】また本発明によれば、論理的機能を実現す
る論理回路と、前記論理的機能の結果を出力電圧として
外部回路に出力する出力端子と、前記論理回路及び前記
出力端子間に接続された通常モード出力バッファとを備
えた集積回路の出力電気レベル可変装置であって、前記
通常モード出力バッファとは異なる電気レベル特性をも
ち前記論理回路及び前記出力端子間に前記通常モード出
力バッファと並列に接続された試験モード出力バッファ
と、前記通常モード出力バッファ及び前記試験モード出
力バッファのうちのいずれか一方を前記出力端子に接続
させるモード選択手段とを含むことを特徴とする集積回
路の出力電気レベル可変装置が得られる。
る論理回路と、前記論理的機能の結果を出力電圧として
外部回路に出力する出力端子と、前記論理回路及び前記
出力端子間に接続された通常モード出力バッファとを備
えた集積回路の出力電気レベル可変装置であって、前記
通常モード出力バッファとは異なる電気レベル特性をも
ち前記論理回路及び前記出力端子間に前記通常モード出
力バッファと並列に接続された試験モード出力バッファ
と、前記通常モード出力バッファ及び前記試験モード出
力バッファのうちのいずれか一方を前記出力端子に接続
させるモード選択手段とを含むことを特徴とする集積回
路の出力電気レベル可変装置が得られる。
【０００７】また本発明によれば、ディジタル集積回路
と、前記ディジタル集積回路の出力端子に接続される電
子回路とを有する電子装置において、論理的機能を実現
する論理回路と、前記論理回路と前記出力端子との間に
接続される通常モード出力バッファと、前記通常モード
出力バッファとは異なる電気レベル特性をもち前記論理
回路と前記出力端子との間に前記通常モード出力バッフ
ァと並列に接続された試験モード出力バッファと、前記
通常モード出力バッファ及び前記試験モード出力バッフ
ァのうちのいずれか一方を前記出力端子に接続するモー
ド選択手段と、前記モード選択手段に制御信号を送出す
る制御部と、前記制御部に対して、モード切り換え命令
を行う中央演算装置とを備え、これにより前記ディジタ
ル集積回路の出力電気レベルを可変にしたことを特徴と
する電子装置が得られる。
と、前記ディジタル集積回路の出力端子に接続される電
子回路とを有する電子装置において、論理的機能を実現
する論理回路と、前記論理回路と前記出力端子との間に
接続される通常モード出力バッファと、前記通常モード
出力バッファとは異なる電気レベル特性をもち前記論理
回路と前記出力端子との間に前記通常モード出力バッフ
ァと並列に接続された試験モード出力バッファと、前記
通常モード出力バッファ及び前記試験モード出力バッフ
ァのうちのいずれか一方を前記出力端子に接続するモー
ド選択手段と、前記モード選択手段に制御信号を送出す
る制御部と、前記制御部に対して、モード切り換え命令
を行う中央演算装置とを備え、これにより前記ディジタ
ル集積回路の出力電気レベルを可変にしたことを特徴と
する電子装置が得られる。
【０００８】
【実施例】次に、本発明について図面を用いて説明す
る。
る。
【０００９】図１は本発明による出力電気レベル可変装
置の実施の一形態を備えた電子装置のブロック図であ
る。図１の電子装置ににおいて、ディジタル集積回路１
００の内部論理回路１０１と集積回路１００の出力端子
との間に、通常モード時に使用する通常モード出力バッ
ファ１０２と、それとは異なる電気レベル特性を持つ試
験モード出力バッファ１０３とを並列に接続している。
さらに通常モード出力バッファ１０２及び試験モード出
力バッファ１０３と出力端子との間にはモード選択手段
１０４が接続されている。モード選択手段１０４は通常
モード出力バッファ１０２及び試験モード出力バッファ
１０３のうちのいずれか一方を集積回路１００の出力端
子に接続するためのものである。
置の実施の一形態を備えた電子装置のブロック図であ
る。図１の電子装置ににおいて、ディジタル集積回路１
００の内部論理回路１０１と集積回路１００の出力端子
との間に、通常モード時に使用する通常モード出力バッ
ファ１０２と、それとは異なる電気レベル特性を持つ試
験モード出力バッファ１０３とを並列に接続している。
さらに通常モード出力バッファ１０２及び試験モード出
力バッファ１０３と出力端子との間にはモード選択手段
１０４が接続されている。モード選択手段１０４は通常
モード出力バッファ１０２及び試験モード出力バッファ
１０３のうちのいずれか一方を集積回路１００の出力端
子に接続するためのものである。
【００１０】さらにモード選択手段１０４にディジタル
集積回路１００ののテスト端子を通して制御部１０５が
接続されている。制御部１０５には中央演算装置１０６
が接続されている。中央演算装置１０６はモード切り換
え命令を生成するためのものである。モード切り換え命
令にしたがい、制御部１０５はモード選択手段１０４の
動作を制御する。集積回路１００の出力端子には、試験
機能の評価対象である外部回路１０７が接続される。
集積回路１００ののテスト端子を通して制御部１０５が
接続されている。制御部１０５には中央演算装置１０６
が接続されている。中央演算装置１０６はモード切り換
え命令を生成するためのものである。モード切り換え命
令にしたがい、制御部１０５はモード選択手段１０４の
動作を制御する。集積回路１００の出力端子には、試験
機能の評価対象である外部回路１０７が接続される。
【００１１】図２は図１の電子装置をさらに具体化した
実施例を示す。図２において図１と同じ符号は同じ部分
を示す。また図３は外部回路１０７の入力信号波形を示
す。
実施例を示す。図２において図１と同じ符号は同じ部分
を示す。また図３は外部回路１０７の入力信号波形を示
す。
【００１２】次に図２及び図３を参照して動作について
説明する。図３において、Ｖddを４．５Ｖと仮定し、外
部回路１０７の入力電気レベルをＴＴＬと仮定する。通
常モード出力バッファ１０２にＴＴＬレベル、試験モー
ド出力バッファ１０３にＣＭＯＳレベルの出力バッファ
を使用し、モード選択手段１０４として各出力バッファ
のゲート信号による切り換え制御を行う。制御部１０５
にはラッチを使用し、制御部１０５の出力はモード選択
信号２ａとしてモード選択手段１０４へ送出される。中
央演算装置１０６からのＩ／ＯアドレスバスとＩ／Ｏデ
ータバスは制御部１１５に接続され、これからモード選
択命令を実行する。
説明する。図３において、Ｖddを４．５Ｖと仮定し、外
部回路１０７の入力電気レベルをＴＴＬと仮定する。通
常モード出力バッファ１０２にＴＴＬレベル、試験モー
ド出力バッファ１０３にＣＭＯＳレベルの出力バッファ
を使用し、モード選択手段１０４として各出力バッファ
のゲート信号による切り換え制御を行う。制御部１０５
にはラッチを使用し、制御部１０５の出力はモード選択
信号２ａとしてモード選択手段１０４へ送出される。中
央演算装置１０６からのＩ／ＯアドレスバスとＩ／Ｏデ
ータバスは制御部１１５に接続され、これからモード選
択命令を実行する。
【００１３】通常、モード選択手段１０４へ入力される
モード選択信号はハイレベル“Ｈ”であり、通常モード
出力バッファ１０２のみがアクティブとなって内部論理
回路１０１の出力信号はＴＴＬレベルの通常モード出力
バッファ１０２を通じて集積回路１００の出力信号とな
る。この出力信号波形を図３の波形１２０（実線）で示
す。ここで、中央演算装置１０６より試験モード切り換
えのＩ／Ｏ命令を実行すると、モード選択信号は制御部
１０５によってローレベル“Ｌ”となり、これによって
試験モード出力バッファ１０３がアクティブに切り換わ
り、集積回路０１０の出力はＣＭＯＳレベルとなる。こ
の出力信号波形を図３の波形（破線）で示す。
モード選択信号はハイレベル“Ｈ”であり、通常モード
出力バッファ１０２のみがアクティブとなって内部論理
回路１０１の出力信号はＴＴＬレベルの通常モード出力
バッファ１０２を通じて集積回路１００の出力信号とな
る。この出力信号波形を図３の波形１２０（実線）で示
す。ここで、中央演算装置１０６より試験モード切り換
えのＩ／Ｏ命令を実行すると、モード選択信号は制御部
１０５によってローレベル“Ｌ”となり、これによって
試験モード出力バッファ１０３がアクティブに切り換わ
り、集積回路０１０の出力はＣＭＯＳレベルとなる。こ
の出力信号波形を図３の波形（破線）で示す。
【００１４】外部回路１０７の入力電気レベルはＴＴＬ
であるため、図３の斜線部は不確定領域である。ここで
集積回路１００の出力端子から外部回路１０７の入力端
までのパターンにノイズが発生し、そのピークが不確定
領域に達する場合、外部回路１０７がこれをハイレベル
“Ｈ”と認識して誤動作する可能性がある。ここに試験
モードの出力レベルであるＣＭＯＳレベルの信号を入力
すると、ＣＭＯＳレベルの方がＴＴＬレベルよりロウレ
ベル／ハイレベル電圧が高いため、意図的にロウレベル
電圧を斜線部の不確定領域まで上昇させることができ
る。
であるため、図３の斜線部は不確定領域である。ここで
集積回路１００の出力端子から外部回路１０７の入力端
までのパターンにノイズが発生し、そのピークが不確定
領域に達する場合、外部回路１０７がこれをハイレベル
“Ｈ”と認識して誤動作する可能性がある。ここに試験
モードの出力レベルであるＣＭＯＳレベルの信号を入力
すると、ＣＭＯＳレベルの方がＴＴＬレベルよりロウレ
ベル／ハイレベル電圧が高いため、意図的にロウレベル
電圧を斜線部の不確定領域まで上昇させることができ
る。
【００１５】このような外部回路にとって電気的に厳し
い条件下で、装置の評価、試験を行ない、必要であれば
外部回路やそれまでの配線上に発生するノイズ対策等を
行う。評価、試験及び不具合時の対策終了後、再度、中
央演算装置１０６より命令を実行し、通常モードに戻す
事により、図３中の試験モード時及び通常モード時のロ
ウレベル電圧差（ＶL ′−ＶL ）が出力電圧マージンと
して保証され、集積回路１００から外部回路１０７まで
に発生するノイズレベルがこの出力電圧マージン以下で
あれば、正常に動作することが保証される。
い条件下で、装置の評価、試験を行ない、必要であれば
外部回路やそれまでの配線上に発生するノイズ対策等を
行う。評価、試験及び不具合時の対策終了後、再度、中
央演算装置１０６より命令を実行し、通常モードに戻す
事により、図３中の試験モード時及び通常モード時のロ
ウレベル電圧差（ＶL ′−ＶL ）が出力電圧マージンと
して保証され、集積回路１００から外部回路１０７まで
に発生するノイズレベルがこの出力電圧マージン以下で
あれば、正常に動作することが保証される。
【００１６】
【発明の効果】以上説明したように、本発明にれば、出
力電圧マージン試験機能を備えた集積回路が得られる。
また、その出力電圧マージン試験機能は集積回路の出力
電気レベルを可変にして外部回路への電気的条件を変化
させることができるため、電気的条件を厳しく設定して
回路の評価を行い、その結果を設計にフィードバックす
ることによって電子装置のノイズに対する耐力、信頼性
を向上させることができる。また、集積回路側で外部回
路との電気的整合をとることができるという効果をも
つ。また、ソフトウェアによる制御が可能であるため、
上述の出力電圧マージン試験機能は電子装置の障害発生
時の原因調査において、テストプログラム等によって容
易に実行可能な調査方法となる。さらに、集積回路の回
路設計時において比較的簡単に、かつ少ないゲート数で
実現することができる。
力電圧マージン試験機能を備えた集積回路が得られる。
また、その出力電圧マージン試験機能は集積回路の出力
電気レベルを可変にして外部回路への電気的条件を変化
させることができるため、電気的条件を厳しく設定して
回路の評価を行い、その結果を設計にフィードバックす
ることによって電子装置のノイズに対する耐力、信頼性
を向上させることができる。また、集積回路側で外部回
路との電気的整合をとることができるという効果をも
つ。また、ソフトウェアによる制御が可能であるため、
上述の出力電圧マージン試験機能は電子装置の障害発生
時の原因調査において、テストプログラム等によって容
易に実行可能な調査方法となる。さらに、集積回路の回
路設計時において比較的簡単に、かつ少ないゲート数で
実現することができる。
【図１】本発明本発明による出力電気レベル可変装置の
実施の一形態を備えた電子装置のブロック図。
実施の一形態を備えた電子装置のブロック図。
【図２】図１の電子装置のさらに具体的な回路図。
【図３】図２の回路図における外部回路の入力波形図。
１００ ディジタル集積回路 １０１ 内部論理回路 １０２ 通常モード出力バッファ １０３ 試験モード出力バッファ １０４ モード選択手段 １０５ 制御部 １０６ 中央演算装置 １０７ 外部回路 １２０ 通常モード波形 １２１ 試験モード波形 １２２ ＴＴＬレベル不確定領域 ２ａ モード選択信号
Claims (4)
- 【請求項１】 出力電圧マージン試験機能を備えたこと
を特徴とする集積回路。 - 【請求項２】 論理的機能を実現する論理回路と、前記
論理的機能の結果を出力電圧として外部回路に出力する
出力端子と、前記論理回路及び前記出力端子間に接続さ
れた通常モード出力バッファとを備えた集積回路の出力
電気レベル可変装置であって、前記通常モード出力バッ
ファとは異なる電気レベル特性をもち前記論理回路及び
前記出力端子間に前記通常モード出力バッファと並列に
接続された試験モード出力バッファと、前記通常モード
出力バッファ及び前記試験モード出力バッファのうちの
いずれか一方を前記出力端子に接続させるモード選択手
段とを含むことを特徴とする集積回路の出力電気レベル
可変装置。 - 【請求項３】 さらに、モード切り換え命令を生成する
中央演算装置と、前記モード切り換え命令にしたがい前
記モード選択手段の動作を制御する制御部とを備えた請
求項２記載の集積回路の出力電気レベル可変装置。 - 【請求項４】 ディジタル集積回路と、前記ディジタル
集積回路の出力端子に接続される電子回路とを有する電
子装置において、論理的機能を実現する論理回路と、前
記論理回路と前記出力端子との間に接続される通常モー
ド出力バッファと、前記通常モード出力バッファとは異
なる電気レベル特性をもち前記論理回路と前記出力端子
との間に前記通常モード出力バッファと並列に接続され
た試験モード出力バッファと、前記通常モード出力バッ
ファ及び前記試験モード出力バッファのうちのいずれか
一方を前記出力端子に接続するモード選択手段と、前記
モード選択手段に制御信号を送出する制御部と、前記制
御部に対して、モード切り換え命令を行う中央演算装置
とを備え、これにより前記ディジタル集積回路の出力電
気レベルを可変にしたことを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7155852A JP2870578B2 (ja) | 1995-06-22 | 1995-06-22 | 集積回路の出力電気レベル可変装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7155852A JP2870578B2 (ja) | 1995-06-22 | 1995-06-22 | 集積回路の出力電気レベル可変装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH098634A true JPH098634A (ja) | 1997-01-10 |
| JP2870578B2 JP2870578B2 (ja) | 1999-03-17 |
Family
ID=15614913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7155852A Expired - Lifetime JP2870578B2 (ja) | 1995-06-22 | 1995-06-22 | 集積回路の出力電気レベル可変装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2870578B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1585222A3 (en) * | 2004-04-06 | 2005-11-16 | Samsung Electronics Co., Ltd. | Output driver circuit having adjustable swing width, method of adjusting a swing width of an output signal, and high speed input circuit |
| JP2018040762A (ja) * | 2016-09-09 | 2018-03-15 | Ｎｅｃプラットフォームズ株式会社 | 検査装置、検査システム、検査方法、及び検査プログラム |
-
1995
- 1995-06-22 JP JP7155852A patent/JP2870578B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1585222A3 (en) * | 2004-04-06 | 2005-11-16 | Samsung Electronics Co., Ltd. | Output driver circuit having adjustable swing width, method of adjusting a swing width of an output signal, and high speed input circuit |
| US7259592B2 (en) | 2004-04-06 | 2007-08-21 | Samsung Electronics Co., Ltd. | Output drivers having adjustable swing widths during test mode operation |
| JP2018040762A (ja) * | 2016-09-09 | 2018-03-15 | Ｎｅｃプラットフォームズ株式会社 | 検査装置、検査システム、検査方法、及び検査プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2870578B2 (ja) | 1999-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5012185A (en) | Semiconductor integrated circuit having I/O terminals allowing independent connection test | |
| US4728822A (en) | Data processing system with improved output function | |
| US6714038B2 (en) | Apparatus for controlling input termination of semiconductor memory device and method for the same | |
| JPH098634A (ja) | 集積回路の出力電気レベル可変装置 | |
| JPH10115662A (ja) | 半導体集積論理回路のテスト回路 | |
| US6046605A (en) | Bidirectional asynchronous open collector buffer | |
| JP2885122B2 (ja) | 半導体集積回路装置及びテスト方法 | |
| JP2613913B2 (ja) | 半導体集積回路 | |
| JP2531615B2 (ja) | 集積回路 | |
| JP2820062B2 (ja) | 半導体集積回路及びこの回路が実装されたプリント基板 | |
| JPH0611103B2 (ja) | 出力回路 | |
| JP4304964B2 (ja) | 半導体回路装置及び半導体回路装置の検査装置 | |
| JP2655609B2 (ja) | 入出力回路 | |
| JP2000081465A (ja) | 半導体集積装置 | |
| JPH08272501A (ja) | メモリーモジュールのターミネーション回路 | |
| JPH0812228B2 (ja) | 大規模集積回路故障検出回路 | |
| JP3341506B2 (ja) | 半導体集積回路 | |
| JPS604238A (ja) | 半導体集積回路装置 | |
| JPH08136616A (ja) | 混成集積回路 | |
| JPH05265949A (ja) | 集積回路装置 | |
| JPS6088371A (ja) | 論理回路 | |
| JPH02290573A (ja) | 半導体集積回路 | |
| JPH0862306A (ja) | 論理回路装置 | |
| JPS5816487B2 (ja) | コンピユ−タシステムにおける多重選択検出装置 | |
| JPH0358396A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981202 |