JPH0812228B2 - 大規模集積回路故障検出回路 - Google Patents
大規模集積回路故障検出回路Info
- Publication number
- JPH0812228B2 JPH0812228B2 JP2211703A JP21170390A JPH0812228B2 JP H0812228 B2 JPH0812228 B2 JP H0812228B2 JP 2211703 A JP2211703 A JP 2211703A JP 21170390 A JP21170390 A JP 21170390A JP H0812228 B2 JPH0812228 B2 JP H0812228B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- tri
- state
- buffer
- state buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、大規模集積回路（以下,LSIと記す。）内
部のハードウェア故障を検出するLSI故障検出回路に関
するものである。
部のハードウェア故障を検出するLSI故障検出回路に関
するものである。
従来のLSI故障検出回路における内部バスに出力する
トライステートバツフアの故障検出を行なう回路の一構
成例を第２図に示す。（１）は内部バス，（２）は内部
バス（１）に入力論理値を出力するトライステートバツ
フア，（３）はLSI外部からの操作にしたがつてトライ
ステートバツフア（２）の入力を生成する入力生成部で
（４）はその入力信号線である。（５）はLSI外部から
の操作にしたがつてトライステートバツフア（２）の出
力スイッチを制御する出力制御部で（６）はその出力制
御信号線である。（７）はLSI外部からの操作により内
部バス（１）の値をLSI外部に読み出す出力部である。
第２図に示す構成で動作を説明する。入力生成部（３）
及び出力制御（５），出力部（７）はスキヤン機能を持
つ回路などで構成されている。トライステートバッファ
（２）は、故障することにより出力スイッチがイネーブ
ル状態に固定していることがある。ｎ個のトライステー
トバッファ（２）の内の一つのトライステートバッファ
（以下、トライステートバッファ１という）の出力スイ
ッチがイネーブル状態に固定しているか否かをテストす
るためには、まずテスト対象のトライステートバッファ
１の入力信号線（４）に入力生成部（３）により１を与
え、同時に他の一つのトライステートバッファ（以下、
トライステートバッファ２という）の入力信号線（４）
に入力生成部（３）によりトライステートバツフア１の
入力信号線（４）に与えた値の反転したものを与える。
このときトライステートバツフア１の出力制御信号線
（６）を出力制御部（５）によりデイセーブルにし，同
時にトライステートバツフア２の出力制御信号線（６）
を出力制御部（５）によりイネーブルにする。このとき
内部バス（１）に出力された値を出力（７）によりLSI
外部に読出し，トライステートバツフア２に入力した値
が読み出されていることを確認する。このとき、トライ
ステートバッファ１の出力の内部バス（１）への信号強
度、即ち電流量や電圧レベル等の電気的特性が、トライ
ステートバッファ２の出力の内部バス（１）への信号強
度より小さい場合は、出力部（７）を通して観測される
内部バス（１）の論理的な値がトライステートバッファ
２の出力に支配され、トライステートバッファ１がイネ
ーブル固定になっていて出力しても、トライステートバ
ッファ２の値が観測され、結果としてトライステートバ
ッファ１の故障は検出されない可能性が高い。ｎ個ある
トライステートバッファ（２）はLSIの製造精度の問題
でそれぞれ多少なりとも電気的特性が異なるのが通常で
ある。上記のような故障の検出洩れの可能性を小さくす
るために、故障検出対象の１個のトライステートバッフ
ァ（２）に対して、それぞれ残りのｎ−１個のトライス
テートバッファ（２）を順に選び、反転信号を与える参
照用のトライステートバッファとする。即ち、合計とし
てｎ個のトライステートバッファ（２）から任意の２個
を選ぶ全ての組み合わせの数だけの操作を行なう。
トライステートバツフアの故障検出を行なう回路の一構
成例を第２図に示す。（１）は内部バス，（２）は内部
バス（１）に入力論理値を出力するトライステートバツ
フア，（３）はLSI外部からの操作にしたがつてトライ
ステートバツフア（２）の入力を生成する入力生成部で
（４）はその入力信号線である。（５）はLSI外部から
の操作にしたがつてトライステートバツフア（２）の出
力スイッチを制御する出力制御部で（６）はその出力制
御信号線である。（７）はLSI外部からの操作により内
部バス（１）の値をLSI外部に読み出す出力部である。
第２図に示す構成で動作を説明する。入力生成部（３）
及び出力制御（５），出力部（７）はスキヤン機能を持
つ回路などで構成されている。トライステートバッファ
（２）は、故障することにより出力スイッチがイネーブ
ル状態に固定していることがある。ｎ個のトライステー
トバッファ（２）の内の一つのトライステートバッファ
（以下、トライステートバッファ１という）の出力スイ
ッチがイネーブル状態に固定しているか否かをテストす
るためには、まずテスト対象のトライステートバッファ
１の入力信号線（４）に入力生成部（３）により１を与
え、同時に他の一つのトライステートバッファ（以下、
トライステートバッファ２という）の入力信号線（４）
に入力生成部（３）によりトライステートバツフア１の
入力信号線（４）に与えた値の反転したものを与える。
このときトライステートバツフア１の出力制御信号線
（６）を出力制御部（５）によりデイセーブルにし，同
時にトライステートバツフア２の出力制御信号線（６）
を出力制御部（５）によりイネーブルにする。このとき
内部バス（１）に出力された値を出力（７）によりLSI
外部に読出し，トライステートバツフア２に入力した値
が読み出されていることを確認する。このとき、トライ
ステートバッファ１の出力の内部バス（１）への信号強
度、即ち電流量や電圧レベル等の電気的特性が、トライ
ステートバッファ２の出力の内部バス（１）への信号強
度より小さい場合は、出力部（７）を通して観測される
内部バス（１）の論理的な値がトライステートバッファ
２の出力に支配され、トライステートバッファ１がイネ
ーブル固定になっていて出力しても、トライステートバ
ッファ２の値が観測され、結果としてトライステートバ
ッファ１の故障は検出されない可能性が高い。ｎ個ある
トライステートバッファ（２）はLSIの製造精度の問題
でそれぞれ多少なりとも電気的特性が異なるのが通常で
ある。上記のような故障の検出洩れの可能性を小さくす
るために、故障検出対象の１個のトライステートバッフ
ァ（２）に対して、それぞれ残りのｎ−１個のトライス
テートバッファ（２）を順に選び、反転信号を与える参
照用のトライステートバッファとする。即ち、合計とし
てｎ個のトライステートバッファ（２）から任意の２個
を選ぶ全ての組み合わせの数だけの操作を行なう。
従来のLSI故障検出回路は以上のように構成されてい
るため，内部バスに出力するトライステートバツフアの
組合せの数だけテストを行なわなければならず，内部バ
スに出力するトライステートバツフアの数が多くなると
テストに多大な時間がかかり，また最も信号強度の小さ
いものについては故障は検出されないことが課題であつ
た。
るため，内部バスに出力するトライステートバツフアの
組合せの数だけテストを行なわなければならず，内部バ
スに出力するトライステートバツフアの数が多くなると
テストに多大な時間がかかり，また最も信号強度の小さ
いものについては故障は検出されないことが課題であつ
た。
本発明は上記の課題を解消するためになされたもので
トライステートバツフアの故障をより短い時間で検出で
きるLSI故障検出回路を得ることを目的とする。
トライステートバツフアの故障をより短い時間で検出で
きるLSI故障検出回路を得ることを目的とする。
この発明に係るLSI故障検出回路は，テスト対象のい
ずれのトライステートバツフアよりも小さい出力信号強
度特性を有する参照用トライステートバッファと、テス
ト対象のトライステートバッファと上記参照用トライス
テートバッファとに異なる論理値を入力する入力手段
と、テスト対象のトライステートバッファの出力スイッ
チをディセーブル状態にし、上記参照用トライステート
バッファの出力スイッチをイネーブル状態にする出力制
御手段とを備えたものである。
ずれのトライステートバツフアよりも小さい出力信号強
度特性を有する参照用トライステートバッファと、テス
ト対象のトライステートバッファと上記参照用トライス
テートバッファとに異なる論理値を入力する入力手段
と、テスト対象のトライステートバッファの出力スイッ
チをディセーブル状態にし、上記参照用トライステート
バッファの出力スイッチをイネーブル状態にする出力制
御手段とを備えたものである。
この発明におけるLSI故障検出回路は，テスト対象の
トライステートバツフアをデイセーブルにし、参照用の
トライステートバッファをイネーブルにしたときに、参
照用トライステートバッファからは、テスト対象のトラ
イステートバッファよりも小さい信号強度で内部バスに
値が出力されるので、参照用トライステートバッファの
出力に支配されることなくテスト対象のトライステート
バッファの出力を観測できるため、全てのテスト対象の
トライステートバッファは各々参照用トライステートバ
ッファとのみ組み合わせたテストによってイネーブル固
定故障が検出でき、容易にテスト対象のトライステート
バツフアのイネーブル固定故障の検出を行なうことがで
きる。
トライステートバツフアをデイセーブルにし、参照用の
トライステートバッファをイネーブルにしたときに、参
照用トライステートバッファからは、テスト対象のトラ
イステートバッファよりも小さい信号強度で内部バスに
値が出力されるので、参照用トライステートバッファの
出力に支配されることなくテスト対象のトライステート
バッファの出力を観測できるため、全てのテスト対象の
トライステートバッファは各々参照用トライステートバ
ッファとのみ組み合わせたテストによってイネーブル固
定故障が検出でき、容易にテスト対象のトライステート
バツフアのイネーブル固定故障の検出を行なうことがで
きる。
第１図の本発明の一実施例を示す。この例では，
（１）は内部バス，（２）は内部バス（１）に入力論理
値を出力するトライステートバツフア，（３）はLSI外
部からの操作にしたがつてトライステートバツフア
（２）の入力を生成する入力生成部で（４）はその入力
信号線である。（５）はLSI外部からの操作にしたがつ
てトライステートバツフア（２）の出力スイツチを制御
する出力制御部で（６）はその出力制御信号線である。
（７）はLSI外部からの操作により内部バス（１）の値
をLSI外部に読み出す出力部である。（８）は、内部バ
ス（１）への信号強度、即ち電流量や電圧レベル等の電
気的特性が、他のトライステートバッファ（２）よりも
小さい参照用トライステートバツフアである。第１図に
示す構成で動作を説明する。内部バス・・・ために、」
とあるのを「トライステートバッファ（２）は、故障す
ることにより出力スイッチがイネーブル状態に固定して
いることがある。トライステートバッファ１の出力スイ
ッチがイネーブル状態に固定しているか否かをテストる
ためには、まずテスト対象のトライステートバツフア１
の入力信号線（４）に入力生成部（３）により１を与
え，同時に参照用のトライステートバツフア（８）の入
力信号線（４）に入力生成部（３）によりトライステー
トバツフア１の入力信号線（４）に与えた値の反転した
ものを与える。このときトライステートバツフア１の出
力制御信号線（６）を出力制御部（５）によりデイセー
ブルにし，同時に参照用トライステートバツフア（８）
の出力制御信号線（６）を出力制御（５）によりイテー
ブルにする。このとき内部バス（１）に出力された値を
出力部（７）によりLSI外部に読出し，参照用トライス
テートバツフア（８）に入力した値が読み出されている
ことが確認できればトライステートバッファ１はイネー
ブル固定の故障ではない。全てのトライステートバツフ
ア（２）のテストを行なうためには各々のトライステー
トバツフア（２）について一回ずつ同様の操作を行な
う。
（１）は内部バス，（２）は内部バス（１）に入力論理
値を出力するトライステートバツフア，（３）はLSI外
部からの操作にしたがつてトライステートバツフア
（２）の入力を生成する入力生成部で（４）はその入力
信号線である。（５）はLSI外部からの操作にしたがつ
てトライステートバツフア（２）の出力スイツチを制御
する出力制御部で（６）はその出力制御信号線である。
（７）はLSI外部からの操作により内部バス（１）の値
をLSI外部に読み出す出力部である。（８）は、内部バ
ス（１）への信号強度、即ち電流量や電圧レベル等の電
気的特性が、他のトライステートバッファ（２）よりも
小さい参照用トライステートバツフアである。第１図に
示す構成で動作を説明する。内部バス・・・ために、」
とあるのを「トライステートバッファ（２）は、故障す
ることにより出力スイッチがイネーブル状態に固定して
いることがある。トライステートバッファ１の出力スイ
ッチがイネーブル状態に固定しているか否かをテストる
ためには、まずテスト対象のトライステートバツフア１
の入力信号線（４）に入力生成部（３）により１を与
え，同時に参照用のトライステートバツフア（８）の入
力信号線（４）に入力生成部（３）によりトライステー
トバツフア１の入力信号線（４）に与えた値の反転した
ものを与える。このときトライステートバツフア１の出
力制御信号線（６）を出力制御部（５）によりデイセー
ブルにし，同時に参照用トライステートバツフア（８）
の出力制御信号線（６）を出力制御（５）によりイテー
ブルにする。このとき内部バス（１）に出力された値を
出力部（７）によりLSI外部に読出し，参照用トライス
テートバツフア（８）に入力した値が読み出されている
ことが確認できればトライステートバッファ１はイネー
ブル固定の故障ではない。全てのトライステートバツフ
ア（２）のテストを行なうためには各々のトライステー
トバツフア（２）について一回ずつ同様の操作を行な
う。
以上のように，この発明によれば、テスト対象のいず
れのトライステートバッファよりも小さい出力信号強度
特性を有する参照用トライステートバッファと、テスト
対象のトライステートバッファと上記参照用トライステ
ートバッファとに異なる論理値を入力する手段と、テス
ト対象のトライステートバッファの出力スイッチをディ
セーブル状態にし、上記参照用トライステートバッファ
の出力スイッチをイネーブル状態にする出力制御手段と
を備えたため、一つのトライステートバツフアについて
一回のテスト操作を行なうことによりトライステートバ
ツフアのイネーブル故障を検出できるので故障検出時間
を短縮できる効果がある。
れのトライステートバッファよりも小さい出力信号強度
特性を有する参照用トライステートバッファと、テスト
対象のトライステートバッファと上記参照用トライステ
ートバッファとに異なる論理値を入力する手段と、テス
ト対象のトライステートバッファの出力スイッチをディ
セーブル状態にし、上記参照用トライステートバッファ
の出力スイッチをイネーブル状態にする出力制御手段と
を備えたため、一つのトライステートバツフアについて
一回のテスト操作を行なうことによりトライステートバ
ツフアのイネーブル故障を検出できるので故障検出時間
を短縮できる効果がある。
第１図は，本発明の一実施例によるLSI故障検出回路を
示すブロツク図。第２図は，従来のLSI故障検出回路を
示すブロツク図である。図中（１）は内部バス，（２）
はトライステートバツフア，（３）は入力生成部，
（４）は入力信号線，（５）は出力制御部，（６）は出
力制御信号線，（７）は出力部，（８）は参照用トライ
ステートバツフアである。 なお，図中，同一符号は同一，または相当分を示す。
示すブロツク図。第２図は，従来のLSI故障検出回路を
示すブロツク図である。図中（１）は内部バス，（２）
はトライステートバツフア，（３）は入力生成部，
（４）は入力信号線，（５）は出力制御部，（６）は出
力制御信号線，（７）は出力部，（８）は参照用トライ
ステートバツフアである。 なお，図中，同一符号は同一，または相当分を示す。
Claims (1)
- 【請求項１】入力された論理値を出力側に接続された内
部バスに出力するイネーブル状態と出力しないディセー
ブル状態とを切り替える出力スイッチをそれぞれ有する
複数個のトライステートバツファと、このトライステー
トバッファに論理値を入力する入力手段と、この入力手
段により論理値を入力した上記トライステートバッファ
の出力スイッチを切り替える出力制御手段と、上記内部
バスに出力された論理値を大規模集積回路外部に読み出
す出力手段と、入力された論理値を出力側に接続された
上記内部バスに出力するイネーブル状態と出力しないデ
ィセーブル状態とを切り替える出力スイッチを有し、上
記複数個の何れのトライステートバッファよりも小さい
出力信号強度特性を有する参照用トライステートバッフ
ァとを備え、上記入力手段から上記複数個のトライステ
ートバッファの何れか一つと上記参照用トライステート
バッファとに異なる論理値を入力するとともに、上記出
力制御手段により、上記入力手段が論理値を入力した上
記トランステートバッファの出力スイッチをディセーブ
ル状態にし、上記参照用トライステートバッファの出力
スイッチをイネーブル状態にすることを特徴とする大規
模集積回路故障検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2211703A JPH0812228B2 (ja) | 1990-08-13 | 1990-08-13 | 大規模集積回路故障検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2211703A JPH0812228B2 (ja) | 1990-08-13 | 1990-08-13 | 大規模集積回路故障検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0495885A JPH0495885A (ja) | 1992-03-27 |
| JPH0812228B2 true JPH0812228B2 (ja) | 1996-02-07 |
Family
ID=16610194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2211703A Expired - Lifetime JPH0812228B2 (ja) | 1990-08-13 | 1990-08-13 | 大規模集積回路故障検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0812228B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2671817B2 (ja) * | 1994-08-26 | 1997-11-05 | 日本電気株式会社 | 半導体集積回路の検査方法 |
| JP2671832B2 (ja) * | 1994-10-14 | 1997-11-05 | 日本電気株式会社 | 入力レベル試験回路 |
-
1990
- 1990-08-13 JP JP2211703A patent/JPH0812228B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0495885A (ja) | 1992-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3652845B2 (ja) | 線形帰還シフトレジスタ，多重入力記号レジスタ及びこれらを用いた内蔵自己診断回路 | |
| JP3527814B2 (ja) | 集積回路 | |
| US5912899A (en) | Merged data memory testing circuits and related methods which provide different data values on merged data lines | |
| JPH0812228B2 (ja) | 大規模集積回路故障検出回路 | |
| JPH0719217B2 (ja) | 情報処理装置 | |
| JP2002286806A (ja) | 半導体デバイスのスキャンテスト方式 | |
| JP2001296334A (ja) | 集積回路および故障検出方法 | |
| JP3278833B2 (ja) | 論理回路テスト方法及びテスト入力回路及びテスト出力回路 | |
| JP3395773B2 (ja) | 半導体装置 | |
| JP3178190B2 (ja) | 半導体集積回路 | |
| JP2531615B2 (ja) | 集積回路 | |
| JP2613913B2 (ja) | 半導体集積回路 | |
| JPH01267475A (ja) | 論理集積回路 | |
| JPH0612895A (ja) | メモリ回路の故障検出方法 | |
| JPS6095370A (ja) | 集積回路装置 | |
| JPH03115873A (ja) | 半導体集積回路 | |
| JPH0533831B2 (ja) | ||
| JPS5816487B2 (ja) | コンピユ−タシステムにおける多重選択検出装置 | |
| JPH098634A (ja) | 集積回路の出力電気レベル可変装置 | |
| JPH0740060B2 (ja) | オンボードスキャンテスト装置 | |
| JPH02118475A (ja) | 論理集積回路 | |
| JPH05312916A (ja) | テスト回路 | |
| JPH05264647A (ja) | 半導体装置のテスト回路 | |
| JP2006118995A (ja) | 半導体集積回路 | |
| JP2000304823A (ja) | 集積回路および集積回路の故障検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |