JPH0533831B2

JPH0533831B2 -

Info

Publication number: JPH0533831B2
Application number: JP62268718A
Authority: JP
Inventors: Masahiko Sakaida
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1987-10-24
Filing date: 1987-10-24
Publication date: 1993-05-20
Also published as: JPH01111364A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は半導体集積回路装置の信号切換回路に
関し、特に、半導体集積回路装置を構成する機能
ブロツク及び機能ブロツク間論理回路をテストす
る際に使用される半導体集積回路装置の信号切換
回路に関する。

［従来の技術］半導体集積回路装置は単位回路毎にブロツク化
された機能ブロツクと、機能ブロツク間論理回路
（グルーロジツク回路）との組み合せにより構成
されており、この機能ブロツク及び機能ブロツク
間論理回路の機能についてテストをする場合に、
テスト信号と通常信号との間を切換える信号切換
回路が使用される。この信号切換回路は、機能ブ
ロツク構成領域又は機能ブロツク間論理回路構成
領域の内部に設けられ、この機能ブロツク又は機
能ブロツク間論理回路に対し、通常信号とテスト
信号とを切換えて入力させる。

第４図は半導体集積回路装置の機能ブロツク構
成領域又は機能ブロツク間論理回路構成領域に設
けられた従来の信号切換回路２８を示す回路図で
ある。半導体集積回路装置に入力された通常信号
は通常信号入力線４を介して信号切換回路２８に
入力される。AND回路２２にはこの通常信号入
力線４から入力される通常信号が与えられると共
に、バツフア２５を介して制御信号入力端子１２
から入力される制御信号が同相で与えられる。こ
の制御信号入力端子１２は半導体集積回路装置の
外部に設けられている。AND回路２２からは、
制御信号がハイレベル（以下、“Ｈ”という）の
場合にのみ通常信号が出力される。

また、AND回路２３には、半導体集積回路装
置の外部に設けられたテスト信号入力端子８から
入力されるテスト信号が与えられると共に、制御
信号入力端子１２からの制御信号がインバータ２
６により反転された逆相信号として入力される。
AND回路２３からは、制御信号がローレベル
（以下、“Ｌ”という）の場合にのみテスト信号が
出力される。

これらのAND回路２２，２３の出力はOR回路
２４に入力され、OR回路２４からは、制御信号
が“Ｈ”の場合に通常信号が出力線１３に出力さ
れ、制御信号が“Ｌ”の場合にテスト信号が出力
線１３に出力される。

半導体集積回路装置の通常動作時は、制御信号
が“Ｈ”となつており、機能ブロツク又は機能ブ
ロツク間論理回路には通常信号が入力される。一
方、この機能ブロツク又は機能ブロック間論理回
路の機能をテストする場合には、制御信号を
“Ｌ”として、機能ブロツク又は機能ブロツク間
論理回路にテスト信号を入力する。

［発明が解決しようとする問題点］しかしながら、この従来の信号切換回路２８に
おいては、制御信号に基き通常信号又はテスト信
号のいずれか一方のみを出力線１３に出力する機
能しか有しない。通常信号入力線４は半導体集積
回路装置内部に配線されており、また、OR回路
２４の出力信号は出力線１３を介して直接機能ブ
ロツク又は機能ブロツク間論理回路の入力信号と
なつているので、機能ブロツク又は機能ブロツク
間論理回路に入力されている通常信号をテストし
ようとしても、半導体集積回路装置の外部から通
常信号を直接検出することができないという問題
点がある。

本発明はかかる問題点に鑑みてなされたもので
あつて、半導体集積回路装置の通常動作時におけ
る通常信号を半導体集積回路装置の外部から直接
検出可能の半導体集積回路装置の信号切換回路を
提供することを目的とする。

［問題点を解決するための手段］本発明に係る半導体集積回路装置の信号切換回
路は、テスト信号入力端子及び制御信号入力端子
と、半導体集積回路装置の機能ブロツク構成領域
又は機能ブロツク間論理回路構成領域に設けられ
通常信号入力線及び前記テスト信号入力端子から
夫々通常信号及びテスト信号が入力され前記制御
信号入力端子から入力される制御信号に基き前記
通常信号及びテスト信号のいずれか一方を選択し
て前記機能ブロツク又は機能ブロツク間論理回路
に出力する信号切換手段と、前記制御信号により
導通制御され前記信号切換手段が通常信号を選択
している場合にこの通常信号を前記テスト信号入
力端子に出力させる出力手段と、を有することを
特徴とする。

［作用］本発明においては、機能ブロツク又は機能ブロ
ツク間論理回路の機能をテストする場合には、制
御信号入力端子に入力される制御信号を介して、
信号切換手段によりテスト信号入力端子に入力さ
れるテスト信号を選択させる。これにより、機能
ブロツク又は機能ブロツク間論理回路に出力され
る信号はテスト信号となる。この場合には、出力
手段は制御信号により非導通となつており、通常
信号はテスト信号入力端子に出力されない。

一方、通常の動作時の場合には、制御信号を介
して、信号切換手段により通常信号を選択させて
機能ブロツク又は機能ブロツク間論理回路に入力
させる。この場合に、出力手段は制御信号により
導通状態となり、通常信号をテスト信号入力端子
に出力する。これにより、機能ブロツク又は機能
ブロツク間論理回路に入力される通常信号がテス
ト信号入力端子にも現われるので、そのテストが
可能になる。

［実施例］以下、添付の図面を参照して本発明の実施例に
ついて説明する。第１図は本発明の第１の実施例
に係る半導体集積回路装置の信号切換回路１を示
す回路図である。半導体集積回路装置内の通常信
号は、通常信号入力線４を介して、機能ブロツク
構成領域又は機能ブロツク間論理回路構成領域の
内部に設けられた信号切換回路１に入力される。
この信号切換回路１においては、信号切換手段と
してのAND回路２２，２３、OR回路２４、バツ
フア２５及びインバータ２６が設けられている。
この信号切換手段のAND回路２２には、通常信
号入力線４から通常信号が入力されると共に、バ
ツフア２５を介して制御信号入力端子１２から制
御信号が入力される。この制御信号入力端子１２
は半導体集積回路装置の外部に設けられている。
AND回路２２からは、制御信号が“Ｈ”の場合
にのみ通常信号がOR回路２４に出力される。

AND回路２３には、半導体集積回路装置の外
部に設けられたテスト信号入力端子８を介してテ
スト信号が入力されると共に、制御信号入力端子
１２の制御信号がインバータ２６により反転され
て入力される。AND回路２３からは、制御信号
が“Ｌ”の場合にのみテスト信号がOR回路２４
に出力される。

OR回路２４にはAND回路２２，２３の出力が
夫々入力され、OR回路２４の出力端は出力線１
３に接続されている。従つて、OR回路２４から
は、制御信号が“Ｈ”の場合に通常信号が出力線
１３に出力され、制御信号が“Ｌ”の場合に、テ
スト信号が出力される。そして、この出力線１３
介して通常信号又はテスト信号が機能ブロツク又
は機能ブロツク間論理回路に入力される。

また、通常信号入力線４とテスト信号入力端子
８との間には出力手段としての３ステートバツフ
ア２１が接続されており、この３ステートバツフ
ア２１は制御信号入力端子１２からの制御信号に
より導通制御される。つまり、制御信号が“Ｈ”
の場合に３ステートバツフア２１は導通状態とな
り、通常信号をテスト信号入力端子８へ出力す
る。逆に、制御信号が“Ｌ”の場合には、３ステ
ートバツフア２１は通常信号入力線４とテスト信
号入力端子８との導通を遮断する。

次に、このように構成された半導体集積回路装
置の信号切換回路の動作について説明する。半導
体集積回路装置を構成する機能ブロツク又は機能
ブロツク間論理回路の機能についてテストをする
場合、制御信号を“Ｌ”とする。これにより、
AND回路２２は通常信号をOR回路２４へ出力せ
ず、AND回路２３がテスト信号をOR回路２４へ
出力する。これにより、OR回路２４はテスト信
号を出力線１３に出力し、これが機能ブロツク又
は機能ブロツク間論理回路の入力信号となる。な
お、３ステートバツフア２１はオフとなつてお
り、通常信号入力線４とテスト信号入力端子８と
の導通が遮断されている。

一方、半導体集積回路装置の通常動作時におい
ては、制御信号を“Ｈ”とする。これにより、テ
スト信号はAND回路２３を通過することができ
ず、通常信号がAND回路２２を通過する。この
通常信号がOR回路２４を介して出力線１３に出
力されて機能ブロツク又は機能ブロツク間論理回
路の入力信号となる。また、制御信号が“Ｈ”で
あるから、３ステートバツフア２１は導通状態と
なるので、通常信号はテスト信号入力端子８にも
現われる。従つて、半導体集積回路装置の外部に
設けられたテスト信号入力端子８において通常信
号を検出することができ、これにより、機能ブロ
ツク又は機能ブロツク間論理回路に入力されてい
る通常信号をテストすることができる。

第２図は上述の如く構成される信号切換回路１
が機能ブロツク構成領域に設けられている半導体
集積回路３の一部を示す回路図である。半導体集
積回路３を構成する機能ブロツク構成領域２内に
複数個の信号切換回路１，１ａ，１ｂ，１ｃが設
けられている。信号切換回路１ａ，１ｂ，１ｃは
信号切換回路１と同一の構成を有するが、通常信
号入力線４に替えて、通常信号入力線５，６，７
が夫々接続され、テスト信号入力端子８に替え
て、半導体集積回路装置外部に設けられたテスト
信号入力端子９，１０，１１が夫々接続され、出
力線１３に替えて、出力線１４，１５，１６が
夫々接続されている。信号切換回路１，１ａ，１
ｂ，１ｃには制御信号入力端子１２から制御信号
が入力される。機能ブロツク出力線１７乃至２０
からは機能ブロツクの出力信号が出力される。

このように構成された半導体集積回路装置にお
いては、機能ブロツク構成領域２内の機能ブロツ
クの各単位回路をテストする場合には、制御信号
入力端子１２に“Ｌ”の制御信号を入力する。こ
れにより、信号切換回路１，１ａ，１ｂ，１ｃの
各出力線１３乃至１６には、夫々テスト信号入力
端子８乃至１１に入力したテスト信号が出力され
る。これが機能ブロツク構成領域２内の機能ブロ
ツクを構成する各単位回路の入力信号となり、各
単位回路により信号処理されて機能ブロツク出力
線１７乃至２０に出力される。

一方、通常動作時においては、制御信号入力端
子１２に“Ｈ”の制御信号を入力することによ
り、機能ブロツク構成領域２内の機能ブロツクに
通常信号入力線４乃至７を介して入力されてきた
通常信号が信号切換回路１，１ａ，１ｂ，１ｃの
出力線１３乃至１６から出力される。これが機能
ブロツク構成領域２内の機能ブロツクの入力信号
となり、機能ブロツクの通常動作時の出力が機能
ブロツク出力線１７乃至２０に現われる。また、
通常信号入力線４乃至７の通常信号は夫々テスト
信号入力端子８乃至１１にも出力される。このテ
スト信号入力端子８乃至１１は半導体集積回路装
置の外部に設けられているので、容易に通常信号
を検出することができる。なお、３ステートバツ
フアに替えて３ステートインバータ又はトランス
フアゲート等を使用しても同様の効果を得ること
ができる。

第３図は本発明の第２の実施例に係る半導体集
積回路装置の信号切換回路２７を示す回路図であ
る。第３図において第１図と同一物には同一符号
を付して説明を省略する。この実施例において
は、第１図の３ステートバツフア２１の替りに、
出力線１３とテスト信号入力端子８との間に、制
御信号により導通制御される３ステートバツフア
２９が出力手段として接続されている。この３ス
テートバツフア２９は制御信号が“Ｈ”の場合は
導通、“Ｌ”の場合は非導通状態となる。

いま、機能ブロツク及び機能ブロツク間論理回
路のテストをする場合には、制御信号入力端子１
２に“Ｌ”の制御信号を入力する。これにより、
出力線１３にはテスト信号が出力される。この場
合、３ステートバツフア２９は非導通状態となつ
ている。

通常動作時においては、制御信号を“Ｈ”とす
るので、出力線１３には通常信号が出力される。
そして、この出力線１３の通常信号は機能ブロツ
ク及び機能ブロツク間論理回路の入力信号になる
と共に、３ステートバツフア２９を介してテスト
信号入力端子８に出力される。

通常信号はAND回路２２及びOR回路２４を通
過する際に若干遅延されて出力線１３に出力され
る。このため、第１の実施例においては、機能ブ
ロツク等に入力される通常信号と、テスト信号入
力端子８に出力される通常信号との間に若干のタ
イムラグが存在する。しかしながら、本実施例に
おいては、AND回路２２及びOR回路２４を通過
した通常信号がテスト信号入力端子８に出力され
るので、この遅延に拘らず、機能ブロツク等に実
際に入力されるタイミングで通常信号を検出する
ことができるという利点がある。

なお、第１の実施例と同様に、３ステートバツ
フアに替えて３ステートインバータ又はトランス
フアゲート等を使用しても同様の効果を得ること
ができる。

本発明の信号切換手段は、上記実施例のAND
回路２２，２３、OR回路２４、バツフア２５及
びインバータ２６に限定されないことは勿論であ
る。また、出力手段も、上記実施例の３ステート
バツフア２１，２９に限定されないことはいうま
でもない。

［発明の効果］以上説明したように、本発明によれば、制御信
号に基き、信号切換手段が通常信号を選択してい
る場合に、出力手段がこの通常信号をテスト信号
入力端子にも出力するから、機能ブロツク又は機
能ブロツク間論理回路に入力される通常信号がテ
スト信号入力端子にも出力される。これにより、
半導体集積回路装置の外部にて、機能ブロツク等
に入力される通常信号を検出しテストすることが
できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係る半導体集
積回路装置の信号切換回路を示す回路図、第２図
は第１の実施例回路が設けられた半導体集積回路
の一部を示す回路図、第３図は本発明の第２の実
施例に係る半導体集積回路装置の信号切換回路を
示す回路図、第４図は従来の半導体集積回路装置
の信号切換回路を示す回路図である。１，２７，２８…信号切換回路、２…機能ブロ
ツク構成領域、３…半導体集積回路装置、４〜７
…通常信号入力線、８〜１１…テスト信号入力端
子、１２…制御信号入力端子、１３〜１６…出力
線、１７〜２０…機能ブロツク出力線、２１，２
９…３ステートバツフア、２２，２３…AND回
路、２４…OR回路、２５…バツフア、２６…イ
ンバータ。

Claims

【特許請求の範囲】１テスト信号入力端子及び制御信号入力端子
と、半導体集積回路装置の機能ブロツク構成領域
又は機能ブロツク間論理回路構成領域に設けられ
通常信号入力線及び前記テスト信号入力端子から
夫々通常信号及びテスト信号が入力され前記制御
信号入力端子から入力される制御信号に基き前記
通常信号及びテスト信号のいずれか一方を選択し
て前記機能ブロツク又は機能ブロツク間論理回路
に出力する信号切換手段と、前記制御信号により
導通制御され前記信号切換手段が通常信号を選択
している場合にこの通常信号を前記テスト信号入
力端子に出力させる出力手段と、を有することを
特徴とする半導体集積回路装置の信号切換回路。２前記出力手段は、前記通常信号入力線とテス
ト信号入力端子との間に接続された３ステートバ
ツフア、３ステートインバータ又はトランスフア
ゲートであることを特徴とする特許請求の範囲第
１項に記載の半導体集積回路装置の信号切換回
路。３前記出力手段は、前記信号切換手段の出力端
とテスト信号入力端子との間に接続された３ステ
ートバツフア、３ステートインバータ又はトラン
スフアゲートであることを特徴とする特許請求の
範囲第１項に記載の半導体集積回路装置の信号切
換回路。