JP2569765B2 - 信号処理集積回路装置 - Google Patents
信号処理集積回路装置Info
- Publication number
- JP2569765B2 JP2569765B2 JP63266494A JP26649488A JP2569765B2 JP 2569765 B2 JP2569765 B2 JP 2569765B2 JP 63266494 A JP63266494 A JP 63266494A JP 26649488 A JP26649488 A JP 26649488A JP 2569765 B2 JP2569765 B2 JP 2569765B2
- Authority
- JP
- Japan
- Prior art keywords
- pcm
- signal processing
- output
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はPCM信号などを処理する信号処理集積回路
装置に関し、特にその入出力制御に関する。
装置に関し、特にその入出力制御に関する。
第３図は複数個のPCM信号処理集積回路装置（以下PCM
信号処理ICという）の入出力を制御する従来のシステム
を示す構成図である。図において、PCM信号処理IC群１
は複数個のPCM信号処理IC（PCM1〜PCMm）より成る。各P
CM信号処理IC（PCM1〜PCMm）は、セレクタ２を介して、
D/AコンバータあるいはA/Dコンバータより成るコンバー
タ部３に接続される。セレクタ２は、セレクト端子４の
信号に応答して信号経路の切換えを行う。
信号処理ICという）の入出力を制御する従来のシステム
を示す構成図である。図において、PCM信号処理IC群１
は複数個のPCM信号処理IC（PCM1〜PCMm）より成る。各P
CM信号処理IC（PCM1〜PCMm）は、セレクタ２を介して、
D/AコンバータあるいはA/Dコンバータより成るコンバー
タ部３に接続される。セレクタ２は、セレクト端子４の
信号に応答して信号経路の切換えを行う。
次に、各PCM信号処理IC（PCM1〜PCMm）の出力制御あ
るいは入力制御を行う動作について説明する。出力制御
であれば、セレクト端子４の信号に応じて、各PCM信号
処理IC（PCM1〜PCMm）の出力とコンバータ部３内のD/A
コンバータの入力との間の信号経路が、セレクタ２によ
り択一的に切り換えられる。また入力制御であれば、セ
レクト端子４の信号に応じて、各PCM信号処理IC（PCM1
〜PCMm）の入力とコンバータ部３内のA/Dコンバータの
出力との間の信号経路が、セレクタ２により択一的に切
り換えられる。
るいは入力制御を行う動作について説明する。出力制御
であれば、セレクト端子４の信号に応じて、各PCM信号
処理IC（PCM1〜PCMm）の出力とコンバータ部３内のD/A
コンバータの入力との間の信号経路が、セレクタ２によ
り択一的に切り換えられる。また入力制御であれば、セ
レクト端子４の信号に応じて、各PCM信号処理IC（PCM1
〜PCMm）の入力とコンバータ部３内のA/Dコンバータの
出力との間の信号経路が、セレクタ２により択一的に切
り換えられる。
従来のPCM信号処理システムは以上のように構成さ
れ、複数個のPCM信号処理ICを有するシステムでは、PCM
信号処理IC外部に、各PCM信号処理ICへの入力信号経路
あるいは各PCM信号処理ICからの出力信号経路、もしく
はその双方の信号経路を択一的に切り換えるためのセレ
クタが必要不可欠であった。セレクタ２の機能はPCM信
号処理IC群１内のPCM信号処理ICの数に比例して拡張さ
れる必要があるため、PCM信号処理ICの数が増大すると
セレクタ２の回路規模がそれに伴って増大するという問
題点があった。また、PCM信号処理ICの増設を行うこと
はセレクタ２の変更を伴うので容易ではないという問題
点もあった。
れ、複数個のPCM信号処理ICを有するシステムでは、PCM
信号処理IC外部に、各PCM信号処理ICへの入力信号経路
あるいは各PCM信号処理ICからの出力信号経路、もしく
はその双方の信号経路を択一的に切り換えるためのセレ
クタが必要不可欠であった。セレクタ２の機能はPCM信
号処理IC群１内のPCM信号処理ICの数に比例して拡張さ
れる必要があるため、PCM信号処理ICの数が増大すると
セレクタ２の回路規模がそれに伴って増大するという問
題点があった。また、PCM信号処理ICの増設を行うこと
はセレクタ２の変更を伴うので容易ではないという問題
点もあった。
この発明は上記のような問題点を解決するためになさ
れたもので、複数個の信号処理集積回路装置を有するシ
ステムを構成する場合に、集積回路装置外部にセレクタ
を必要とせず、かつ増設も容易に行える信号処理集積回
路装置を得ることを目的とする。
れたもので、複数個の信号処理集積回路装置を有するシ
ステムを構成する場合に、集積回路装置外部にセレクタ
を必要とせず、かつ増設も容易に行える信号処理集積回
路装置を得ることを目的とする。
この発明に係る信号処理集積回路装置は、装置外部か
ら入力信号が与えられる入力パッドと、装置外部へ出力
すべき出力信号が与えられる出力パッドと、入力部より
入力された信号を処理して出力部に出力する信号処理回
路と、装置外部からセレクト信号が与えられるセレクト
端子と、第１および第２の切換え回路のうちの少なくと
も一方とを設けたものである。上記第１の切換え回路
は、セレクト端子からのセレクト信号に応答して、入力
パッドのうちの第１のものと、入力部あるいは出力パッ
ドのうちの第１のものとの間を選択的に接続する。また
上記第２の切換え回路は、セレクト端子からのセレクト
信号に応答して、出力部あるいは入力パッドのうちの第
２のものと、出力パッドのうちの第２のものとの間を選
択的に接続する。
ら入力信号が与えられる入力パッドと、装置外部へ出力
すべき出力信号が与えられる出力パッドと、入力部より
入力された信号を処理して出力部に出力する信号処理回
路と、装置外部からセレクト信号が与えられるセレクト
端子と、第１および第２の切換え回路のうちの少なくと
も一方とを設けたものである。上記第１の切換え回路
は、セレクト端子からのセレクト信号に応答して、入力
パッドのうちの第１のものと、入力部あるいは出力パッ
ドのうちの第１のものとの間を選択的に接続する。また
上記第２の切換え回路は、セレクト端子からのセレクト
信号に応答して、出力部あるいは入力パッドのうちの第
２のものと、出力パッドのうちの第２のものとの間を選
択的に接続する。
この発明における第１の切換え回路は、外部から入力
パッドに与えられた信号を、信号処理回路の入力部に伝
達するかあるいはそのまま出力パッドに出力するかの切
換えを行う。また第２の切換え回路は、信号処理回路
は、信号処理回路の出力部からの信号を出力パッドに出
力するか、あるいは外部から入力パッドに与えられた信
号をそのまま出力パッドに出力するかの切換えを行う。
パッドに与えられた信号を、信号処理回路の入力部に伝
達するかあるいはそのまま出力パッドに出力するかの切
換えを行う。また第２の切換え回路は、信号処理回路
は、信号処理回路の出力部からの信号を出力パッドに出
力するか、あるいは外部から入力パッドに与えられた信
号をそのまま出力パッドに出力するかの切換えを行う。
第１図はこの発明による信号処理集積回路装置の一実
施例であるPCM信号処理ICを示す構成図である。このPCM
信号処理ICはPCM信号処理回路５を含む。PCM信号処理回
路５は入力部5aおよび出力部5bを有し、入力部5aより入
力されたPCM信号を処理して出力部5bに出力する。入力
部5aには、第１の切換え回路6aを介して、入力パッドの
一部である第１のもの7a（以下単に入力パッド7aとい
う）および出力パッドの一部である第１のもの8a（以下
単に出力パッド8aという）が接続されている。また出力
部5bには、第２の切換え回路6bを介して、入力パッドの
残りの一部である第２のもの7b（以下単に入力パッド7b
という）および出力パッドの残りの一部である第２のも
の8b（以下単に出力パッド8bという）が接続されてい
る。入力パッド7a,7bにより装置外部からの入力信号が
与えられる入力パッド部が構成され、出力パッド8a,8b
により装置外部への出力信号が与えられる出力パッド部
が構成される。
施例であるPCM信号処理ICを示す構成図である。このPCM
信号処理ICはPCM信号処理回路５を含む。PCM信号処理回
路５は入力部5aおよび出力部5bを有し、入力部5aより入
力されたPCM信号を処理して出力部5bに出力する。入力
部5aには、第１の切換え回路6aを介して、入力パッドの
一部である第１のもの7a（以下単に入力パッド7aとい
う）および出力パッドの一部である第１のもの8a（以下
単に出力パッド8aという）が接続されている。また出力
部5bには、第２の切換え回路6bを介して、入力パッドの
残りの一部である第２のもの7b（以下単に入力パッド7b
という）および出力パッドの残りの一部である第２のも
の8b（以下単に出力パッド8bという）が接続されてい
る。入力パッド7a,7bにより装置外部からの入力信号が
与えられる入力パッド部が構成され、出力パッド8a,8b
により装置外部への出力信号が与えられる出力パッド部
が構成される。
第１の切換え回路6aは、図示のように多数のANDゲー
トにより構成され、セレクト端子9aのセレクト信号に応
答して、入力パッド7aと、入力部5aあるいは出力パッド
8aとの間を選択的に切り換える。一方、第２の切換え回
路6bは、図示のように多数の３ステートバッファにより
構成され、セレクト端子9bのセレクト信号に応答して、
出力部5bあるいは入力パッド7bと、出力パッド8bとの間
を選択的に切り換える。セレクト端子9a,9bにより装置
外部からセレクト信号が与えられるセレクト端子部９が
構成される。
トにより構成され、セレクト端子9aのセレクト信号に応
答して、入力パッド7aと、入力部5aあるいは出力パッド
8aとの間を選択的に切り換える。一方、第２の切換え回
路6bは、図示のように多数の３ステートバッファにより
構成され、セレクト端子9bのセレクト信号に応答して、
出力部5bあるいは入力パッド7bと、出力パッド8bとの間
を選択的に切り換える。セレクト端子9a,9bにより装置
外部からセレクト信号が与えられるセレクト端子部９が
構成される。
次に動作を説明する。セレクト端子9aに“L"レベルの
セレクト信号が与えられると、第１の切換え回路6aは、
入力パッド7aとPCM信号処理回路５の入力部5aとの間の
信号経路の接続を行う。このため、入力パッド7aに与え
られた入力信号は、PCM信号処理回路５の入力部5aに伝
達される。このとき、出力パッド8aはすべて“L"レベル
に固定される。これとは逆に、セレクト端子9aに“H"レ
ベルのセレクト信号が与えられると、第１の切換え回路
6aは、入力パッド7aと出力パッド8aとの間の信号経路の
接続を行う。このため、入力パッド7aに与えられた入力
信号は、そのまま出力パッド8aに伝達される。このと
き、PCM信号処理回路５の入力部5aはすべて“L"レベル
に固定される。
セレクト信号が与えられると、第１の切換え回路6aは、
入力パッド7aとPCM信号処理回路５の入力部5aとの間の
信号経路の接続を行う。このため、入力パッド7aに与え
られた入力信号は、PCM信号処理回路５の入力部5aに伝
達される。このとき、出力パッド8aはすべて“L"レベル
に固定される。これとは逆に、セレクト端子9aに“H"レ
ベルのセレクト信号が与えられると、第１の切換え回路
6aは、入力パッド7aと出力パッド8aとの間の信号経路の
接続を行う。このため、入力パッド7aに与えられた入力
信号は、そのまま出力パッド8aに伝達される。このと
き、PCM信号処理回路５の入力部5aはすべて“L"レベル
に固定される。
一方、セレクト端子9bに“L"レベルの信号が与えられ
ると、第２の信号切換え回路6bはPCM信号処理回路５の
出力部5bと出力パッド8bとの間の信号経路の接続を行
う。このためPCM信号処理回路５の出力部5bより出力さ
れる信号は出力パッド8bに伝達される。このとき、入力
パッド7bはフローティング状態に保たれ、入力パッド7b
に入力された信号は出力パッド8bに伝達されない。これ
とは逆に、セレクト端子9bに“H"レベルの信号が与えら
れると、第２の信号切換え回路6bは入力パッド7bと出力
パッド8bとの間の信号経路の接続を行う。このため、入
力パッド7bに与えられた信号は、そのまま出力パッド8b
に伝達される。このとき、PCM信号処理回路５の出力部5
bはフローティング状態に保たれ、出力部5bに現れる信
号は出力パッド8bに伝達されない。
ると、第２の信号切換え回路6bはPCM信号処理回路５の
出力部5bと出力パッド8bとの間の信号経路の接続を行
う。このためPCM信号処理回路５の出力部5bより出力さ
れる信号は出力パッド8bに伝達される。このとき、入力
パッド7bはフローティング状態に保たれ、入力パッド7b
に入力された信号は出力パッド8bに伝達されない。これ
とは逆に、セレクト端子9bに“H"レベルの信号が与えら
れると、第２の信号切換え回路6bは入力パッド7bと出力
パッド8bとの間の信号経路の接続を行う。このため、入
力パッド7bに与えられた信号は、そのまま出力パッド8b
に伝達される。このとき、PCM信号処理回路５の出力部5
bはフローティング状態に保たれ、出力部5bに現れる信
号は出力パッド8bに伝達されない。
第２図は上記実施例によるPCM信号処理ICを用いたPCM
信号処理システムを示す構成図である。図において、PC
M信号処理IC群１は直列接続された複数個のPCM信号処理
IC（PCM1〜PCMn）より成る。連続する２個のPCM信号処
理IC間の接続をPCM2，PCM3を例にとって説明すれば、PC
M2の出力パッド8aがPCM3の入力パッド7aに接続され（入
力信号の経路）、PCM3の出力パッド8bがPCM2の入力パッ
ド7bに接続される（出力信号の経路）。一方、PCM信号
処理IC（PCM1）とコンバータ部３との接続において、PC
M1の出力パッド8bがD/Aコンバータの入力に接続され、P
CM1の入力パッド7aがA/Dコンバータの出力に接続され
る。D/AあるいはA/Dコンバータは省略されてもよく、こ
の場合にはPCM1の出力パッド8bからディジタル信号が直
接外部に取り出され、あるいはPCM1の入力パッド7aに外
部から直接ディジタル信号が与えられる。
信号処理システムを示す構成図である。図において、PC
M信号処理IC群１は直列接続された複数個のPCM信号処理
IC（PCM1〜PCMn）より成る。連続する２個のPCM信号処
理IC間の接続をPCM2，PCM3を例にとって説明すれば、PC
M2の出力パッド8aがPCM3の入力パッド7aに接続され（入
力信号の経路）、PCM3の出力パッド8bがPCM2の入力パッ
ド7bに接続される（出力信号の経路）。一方、PCM信号
処理IC（PCM1）とコンバータ部３との接続において、PC
M1の出力パッド8bがD/Aコンバータの入力に接続され、P
CM1の入力パッド7aがA/Dコンバータの出力に接続され
る。D/AあるいはA/Dコンバータは省略されてもよく、こ
の場合にはPCM1の出力パッド8bからディジタル信号が直
接外部に取り出され、あるいはPCM1の入力パッド7aに外
部から直接ディジタル信号が与えられる。
セレクト端子部９′は、各PCM信号処理IC（PCM1〜PCM
n）に対応したセレクト端子91〜9nを含む。各セレクト
端子91〜9nは第１図のセレクト端子9a,9bを１つにまと
めて表示したものである。なお、コンバータ部３から見
て最も遠いPCM信号処理IC（PCMn）は、本発明が適用さ
れないICであってもかまわない。第２図のシステム構成
より明らかなように、外部にセレクタを必要とせず、か
つPCM信号処理ICの増設も極めて容易である。
n）に対応したセレクト端子91〜9nを含む。各セレクト
端子91〜9nは第１図のセレクト端子9a,9bを１つにまと
めて表示したものである。なお、コンバータ部３から見
て最も遠いPCM信号処理IC（PCMn）は、本発明が適用さ
れないICであってもかまわない。第２図のシステム構成
より明らかなように、外部にセレクタを必要とせず、か
つPCM信号処理ICの増設も極めて容易である。
動作において、信号の出力あるいは信号の入力を希望
するPCM信号処理ICに対応するいずれか１つのセレクト
端子91〜9nを所定の状態（各PCM信号処理ICが第１図の
構成を有する場合はL"レベル）にすることにより、その
PCM信号処理ICとコンバータ部３のD/AあるいはA/Dコン
バータとの間の信号の伝送が可能になる。例えばセレク
ト端子93を“L"レベル、他を“H"レベルにした場合、PC
M信号処理IC（PCM3）におけるPCM信号処理回路５の入力
部5a,出力部5bのみが入力パッド7a,出力パッド8bにそれ
ぞれ接続される。残りのPCM信号処理ICでは入力パッド7
a,7bが出力パッド8a,8bにそれぞれ接続され、入力パッ
ド7a,7bに与えられた信号はPCM信号処理回路５を迂回し
てそのまま出力される。このため、PCM信号処理IC（PCM
3）で処理された信号がPCM信号処理IC（PCM1，PCM2）の
信号処理回路５を迂回してコンバータ部３のD/Aコンバ
ータに与えられ、あるいは、コンバータ部３のA/Dコン
バータから出力された信号がPCM信号処理IC（PCM1，PCM
2）の信号処理回路５を迂回してPCM信号処理IC（PCM3）
に与えられる。他のPCM信号処理ICを選択する場合も同
様である。
するPCM信号処理ICに対応するいずれか１つのセレクト
端子91〜9nを所定の状態（各PCM信号処理ICが第１図の
構成を有する場合はL"レベル）にすることにより、その
PCM信号処理ICとコンバータ部３のD/AあるいはA/Dコン
バータとの間の信号の伝送が可能になる。例えばセレク
ト端子93を“L"レベル、他を“H"レベルにした場合、PC
M信号処理IC（PCM3）におけるPCM信号処理回路５の入力
部5a,出力部5bのみが入力パッド7a,出力パッド8bにそれ
ぞれ接続される。残りのPCM信号処理ICでは入力パッド7
a,7bが出力パッド8a,8bにそれぞれ接続され、入力パッ
ド7a,7bに与えられた信号はPCM信号処理回路５を迂回し
てそのまま出力される。このため、PCM信号処理IC（PCM
3）で処理された信号がPCM信号処理IC（PCM1，PCM2）の
信号処理回路５を迂回してコンバータ部３のD/Aコンバ
ータに与えられ、あるいは、コンバータ部３のA/Dコン
バータから出力された信号がPCM信号処理IC（PCM1，PCM
2）の信号処理回路５を迂回してPCM信号処理IC（PCM3）
に与えられる。他のPCM信号処理ICを選択する場合も同
様である。
なお、上記実施例では、入力部5a,出力部5bとも４つ
の信号の場合について示しているが、信号の数は任意で
ある。また、第１および第２の切換え回路6a、6bは上述
の機能を実現できるものであればいかなるものであって
もよい。さらに、セレクト端子9a,9b,91〜9nに印加され
る信号の態様は上記実施例に示したものに限定される必
要はない。
の信号の場合について示しているが、信号の数は任意で
ある。また、第１および第２の切換え回路6a、6bは上述
の機能を実現できるものであればいかなるものであって
もよい。さらに、セレクト端子9a,9b,91〜9nに印加され
る信号の態様は上記実施例に示したものに限定される必
要はない。
また、第１の切換え回路6aについては、入力信号を複
数個のPCM信号処理ICに並列接続しておいても出力を選
択しない限り支障のない場合には、これを省略すること
も可能である。この場合には、各PCM信号処理IC（PCM1
〜PCMn）は、第１の切換え回路6aおよび出力パッド8aが
省略され、入力パッド7aがPCM信号処理回路５の入力部5
aに直接接続された構成となり、コンバータ部３のA/Dコ
ンバータの出力が各PCM信号処理IC（PCM1〜PCMn）の入
力パッド7aに並列に接続されることになる。
数個のPCM信号処理ICに並列接続しておいても出力を選
択しない限り支障のない場合には、これを省略すること
も可能である。この場合には、各PCM信号処理IC（PCM1
〜PCMn）は、第１の切換え回路6aおよび出力パッド8aが
省略され、入力パッド7aがPCM信号処理回路５の入力部5
aに直接接続された構成となり、コンバータ部３のA/Dコ
ンバータの出力が各PCM信号処理IC（PCM1〜PCMn）の入
力パッド7aに並列に接続されることになる。
なお、PCM信号以外の信号を処理する信号処理ICにこ
の発明を適用することも可能である。
の発明を適用することも可能である。
以上説明したように、この発明によれば、第１および
第２切換え回路のうち少なくとも一方を設け、第１の切
換え回路により、外部から入力パッドのうちの第１のも
のに与えられた信号を信号処理回路の入力部に伝達する
か、あるいはそのまま出力パッドのうちの第１のものに
出力するかの切換えを行い、第２の切換え回路により、
信号処理回路の出力部からの信号を出力パッドのうちの
第２のものに出力するか、あるいは外部から入力パッド
のうちの第２のものに与えられた信号をそのまま出力パ
ッドのうちの第２のものに出力するかの切換えを行うよ
うにしたので、複数個の信号処理集積回路装置を有する
システムを構成する場合に、集積回路装置外部にセレク
タを必要とせず、かつ増設も容易に行える信号処理集積
回路装置を得ることができるという効果がある。
第２切換え回路のうち少なくとも一方を設け、第１の切
換え回路により、外部から入力パッドのうちの第１のも
のに与えられた信号を信号処理回路の入力部に伝達する
か、あるいはそのまま出力パッドのうちの第１のものに
出力するかの切換えを行い、第２の切換え回路により、
信号処理回路の出力部からの信号を出力パッドのうちの
第２のものに出力するか、あるいは外部から入力パッド
のうちの第２のものに与えられた信号をそのまま出力パ
ッドのうちの第２のものに出力するかの切換えを行うよ
うにしたので、複数個の信号処理集積回路装置を有する
システムを構成する場合に、集積回路装置外部にセレク
タを必要とせず、かつ増設も容易に行える信号処理集積
回路装置を得ることができるという効果がある。
第１図はこの発明による信号処理集積回路装置の一実施
例であるPCM信号処理ICを示す構成図、第２図はこの発
明によるPCM信号処理ICを用いたPCM信号処理システムを
示す構成図、第３図は従来のPCM信号処理システムを示
す構成図である。 図において、５はPCM信号処理回路、5aは入力部、5bは
出力部、6aは第１の切換え回路、6bは第２の切換え回
路、7aおよび7bは入力パッド、8aおよび8bは出力パッ
ド、9aおよび9bはセレクト端子である。 なお、各図中同一符号は同一または相当部分を示す。
例であるPCM信号処理ICを示す構成図、第２図はこの発
明によるPCM信号処理ICを用いたPCM信号処理システムを
示す構成図、第３図は従来のPCM信号処理システムを示
す構成図である。 図において、５はPCM信号処理回路、5aは入力部、5bは
出力部、6aは第１の切換え回路、6bは第２の切換え回
路、7aおよび7bは入力パッド、8aおよび8bは出力パッ
ド、9aおよび9bはセレクト端子である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】装置外部から入力信号が与えられる入力パ
ッドと、 装置外部へ出力すべき出力信号が与えられる出力パッド
と、 入力部および出力部を有し、前記入力部より入力された
信号を処理して前記出力部に出力する信号処理回路と、 装置外部からセレクト信号が与えられるセレクト端子
と、 前記セレクト端子に与えられた前記セレクト信号に応答
して前記入力パッドのうちの第１のものと前記入力部あ
るいは前記出力パッドのうちの第１のものとの間を選択
的に接続する第１の切換え回路、および、前記セレクト
端子からの前記セレクト信号に応答して前記出力部ある
いは前記入力パッドのうちの第２のものと前記出力パッ
ドのうちの第２のものとの間を選択的に接続する第２の
切換え回路のうちの少なくとも一方とを備える信号処理
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63266494A JP2569765B2 (ja) | 1988-10-21 | 1988-10-21 | 信号処理集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63266494A JP2569765B2 (ja) | 1988-10-21 | 1988-10-21 | 信号処理集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02113620A JPH02113620A (ja) | 1990-04-25 |
| JP2569765B2 true JP2569765B2 (ja) | 1997-01-08 |
Family
ID=17431708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63266494A Expired - Lifetime JP2569765B2 (ja) | 1988-10-21 | 1988-10-21 | 信号処理集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2569765B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60123131A (ja) * | 1983-12-07 | 1985-07-01 | Iwatsu Electric Co Ltd | 信号遅延装置 |
-
1988
- 1988-10-21 JP JP63266494A patent/JP2569765B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60123131A (ja) * | 1983-12-07 | 1985-07-01 | Iwatsu Electric Co Ltd | 信号遅延装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02113620A (ja) | 1990-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960042413A (ko) | 데이터 처리 시스템 | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| JPS6316710A (ja) | ラツチ回路 | |
| JPH04123217A (ja) | 外部端子の状態切換回路 | |
| JP2655609B2 (ja) | 入出力回路 | |
| JPH08202645A (ja) | 入出力回路構造 | |
| US4337440A (en) | Electronic cascade circuit comprising a circuit having controllable transfer characteristics and a two-port | |
| JPH0214813B2 (ja) | ||
| JP2665070B2 (ja) | バス回路 | |
| JPH01304750A (ja) | 半導体集積回路 | |
| JP2577484B2 (ja) | 装置内信号経路切替方法 | |
| JPH04369923A (ja) | 信号切り替え装置 | |
| JP2844971B2 (ja) | ディジタル符号処理システム | |
| JPH026683Y2 (ja) | ||
| KR100437354B1 (ko) | 결합 디바이스를 갖는 반도체 장치 | |
| JPS6072318A (ja) | 論理ｌｓｉ | |
| JPS6370450A (ja) | 半導体集積回路 | |
| JPH0536835A (ja) | ゲートアレイ回路 | |
| JPH01198116A (ja) | 入力バッファ回路 | |
| JPH11150460A (ja) | セレクト方法及びセレクタ | |
| JPH03258046A (ja) | Ａｉｓ送出回路 | |
| JPH08223612A (ja) | 通信回線切換方式 | |
| JPH0393311A (ja) | 論理回路 | |
| JPS594793B2 (ja) | 可変長遅延回路 | |
| JPS6117173B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |