JPH0536835A - ゲートアレイ回路 - Google Patents

ゲートアレイ回路

Info

Publication number
JPH0536835A
JPH0536835A JP18794691A JP18794691A JPH0536835A JP H0536835 A JPH0536835 A JP H0536835A JP 18794691 A JP18794691 A JP 18794691A JP 18794691 A JP18794691 A JP 18794691A JP H0536835 A JPH0536835 A JP H0536835A
Authority
JP
Japan
Prior art keywords
circuit
signal
input
gate array
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18794691A
Other languages
English (en)
Inventor
Hiroshi Ito
寛 伊藤
Hiroyuki Kitahara
博之 北原
Tadashi Kamogawa
忠司 鴨川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP18794691A priority Critical patent/JPH0536835A/ja
Publication of JPH0536835A publication Critical patent/JPH0536835A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 ゲートアレイ回路の機能を外部からの入力信
号により変更する。 【構成】 入力端子21に接続する回路11の出力側
は、バッファ31を介して回路12の入力側に接続され
ている。同様に、回路12、13はバッファ32を介し
て接続され、回路13と、出力端子22に接続される回
路14とは、バッファ23を介して接続されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、機能追加が可能なゲー
トアレイ回路に関するものである。
【0002】
【従来の技術】周知のように、近年、電子装置の機能が
複雑化して回路が大規模化なるに伴い、個別部品を用い
た回路から集積回路を用いた回路構成に移り、部品点数
を減少して装置を小型にしている。しかし、集積回路は
回路変更が困難であるので、回路構成が変更可能なゲー
トアレイ回路の集積回路を使用し、装置開発後の機能変
更に対処していた。
【0003】ゲートアレイ回路は、複数の回路と、これ
らを接続して所定の回路パターンを形成する複数の現用
ゲートと、遊休ゲートと、デコーダと、セレクタとを含
み、回路パターンを変更する場合は、デコーダに信号を
入力し、接続に供されている現用ゲートと、遊休ゲート
のオンまたはオフ状態を変更することにより複数の回路
の接続状態を変更し、新しい回路パターンを再編成して
機能変更に対応してきた。
【0004】
【発明が解決しようとする課題】従来のゲートアレイ回
路の変更は、ゲートアレイ回路内の機能要素の組み合わ
せにより達成されるもであり、ゲートアレイ回路を使用
する装置を設計した段階で予想できなかった機能条件の
変更追加等には対応できないという問題があった。これ
を解決するために新機能を持つゲートアレイ回路を開発
すると、数か月を要するという欠点があった。
【0005】そこで本発明の目的は、新機能を外部から
追加できるゲートアレイ回路を提供することにある。
【0006】
【課題を解決するための手段】請求項1記載の発明で
は、複数の回路を含む回路システムの回路の出力信号を
抽出する出力信号抽出手段と、出力信号を入力する回路
にこの出力信号の代わりに変更信号を入力する変更信号
入力手段とをゲートアレイ回路に具備させる。
【0007】請求項2記載の発明では、出力信号抽出手
段は、入力される選択信号により指定された回路の出力
信号を抽出するようにしている。
【0008】請求項3記載の発明では、変更信号入力手
段は、入力される選択信号により指定された回路に変更
信号を入力するようにしている。
【0009】
【作用】請求項1記載の発明では、出力信号抽出手段が
抽出した出力信号を外部の機能回路に入力して得た変更
信号を変更信号入力手段より、出力信号を入力していた
回路に入力することにより、ゲートアレイ回路の出力信
号を変更する。
【0010】請求項2記載の発明では、出力信号抽出手
段が、入力される選択信号により指定された回路の出力
信号を抽出するので、任意の回路の出力信号を抽出でき
る。
【0011】請求項3記載の発明では、変更信号入力手
段は、入力される選択信号により指定された回路に変更
信号を入力するので、任意の回路の入力信号を変更でき
る。
【0012】
【実施例】以下、実施例につき本発明を詳細に説明す
る。
【0013】図1はゲートアレイ回路の構成を示したも
のである。ゲートアレイ回路10は複数の回路11〜1
4を有し、任意の回路の出力信号を外部に出力し、新た
な信号を入力して機能を変更する回路システムである。
ゲートアレイ回路10は、入力端子21から入力信号S
1を入力し、出力端子22より出力信号S2を出力す
る。回路機能を変更する際には、選択信号S3、S4が
選択信号端子23、24より入力され、選択信号により
選択された回路(以下回路iという。)の出力信号を抽
出信号S5として抽出信号端子25に出力する。次に、
変更信号入力端子26より入力される変更信号S5を回
路iの出力信号を入力していた回路(i+1)に入力す
る。その結果、出力端子22の出力信号S2がS2′に
変更されてゲートアレイ回路10の機能が変更される。
【0014】入力端子21に接続する回路11の出力側
は、バッファ31を介して回路12の入力側に接続され
ている。同様に、回路12、13はバッファ32を介し
て接続され、回路13と、出力端子22に接続される回
路14とは、バッファ33を介して接続されている。
【0015】回路11、12、13の出力側は、セレク
タ34の入力端子341、342、243に接続されて
いる。バッファ31、32、33の負論理の制御端子
は、それぞれゲート41、42、43から、選択信号端
子23、24に接続するデコーダ35の出力端子35
1、352、353、およびバッファ51、52、53
の負論理の制御端子に接続されている。回路12、1
3、14の入力は、バッファ51、52、53を介して
変更信号入力端子26に共通に接続されている。
【0016】ゲート41〜43は、その入力信号を反転
して出力するするインバータであり、バッファ31〜3
3および51〜53は、その制御端子に入力する信号が
ローレベル(L)のときオンし、ハイレベル(H)のと
きオフする。
【0017】デコーダ35は、選択信号端子23、24
から選択信号S2、S3が入力されない時は、出力端子
351〜353の出力信号にHを出力し、選択信号S
3、S4が入力されると選択された1出力端子の出力信
号をLに反転する。セレクタ34は、選択信号端子2
3、24から選択信号S3、S4が入力すると、入力端
子341、342、343への入力信号の1っを選択し
て端子25に抽出信号S5として出力する。抽出信号S
5は、外部に設けられた図示しない機能回路に入力さ
れ、変更信号S6に変換されて端子26に入力する。
【0018】次に、ゲートアレイ回路10の動作を説明
する。
【0019】選択信号S3、S4が入力されない時は、
デコーダ35の各出力端子351〜353は、Hの出力
信号をゲート41〜43およびバッファ51〜53に出
力している。バッァ31〜33はオンし、バッファ51
〜53はオフされている。したがって、入力信号S1
は、オンされているバッファ31〜33を介して接続さ
れる回路11〜13を通り出力信号S2に変換されて出
力される。
【0020】ゲートアレイ回路10の機能変更を回路1
2の出力信号の変更で行う場合、デコーダ35に選択信
号S3、S4を入力し、デコーダ35の出力端子352
の出力信号をLにし、出力端子352に接続されている
ゲート42よりバッファ32の制御端子にHの信号を印
加してバッファ32をオフさせて回路12、13の接続
を遮断し、バッファ52をオンさせる。選択信号S3、
S4を入力されセレクタ25は、入力端子252に入力
する回路12の出力信号を選択して端子25に抽出信号
S5として出力する。その結果、端子26に変更信号S
6が入力され、バッファ52を通り回路13に入力す
る。回路13は、従来と異なるの出力信号を回路14に
出力する。回路14は出力信号S2をS2′に変更し、
ゲートアレイ回路10の機能変更が行われたことにな
る。
【0021】このようにゲートアレイ回路10の任意の
回路iの出力信号を外部に抽出して変更し、他の回路
(i+1)に入力すことができる。
【0022】
【発明の効果】請求項1記載の発明によれば、複数回路
で構成されている回路システムの回路の入力信号を外部
からの変更信号で変更することにより、ゲートアレイ回
路の出力信号を変更する。従来のゲートアレイ回路が内
部条件の組み合わせで変更出したが、本発明では変更を
外部条件により行うので変更を簡単に行うことができ
る。
【0023】請求項2記載の発明によれば、任意の回路
の出力信号を抽出できる。
【0024】請求項3記載の発明によれば、任意の回路
の入力信号を変更信号に変更できるので、ゲートアレイ
回路の機能変更の範囲が更に拡大する。
【図面の簡単な説明】
【図1】実施例のゲートアレイ回路の構成図である。
【符号の説明】
10 ゲートアレイ回路 11〜14 回路 31〜33、51〜53 バッファ 34 セレクタ 35 デコーダ 41〜43 ゲート

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数の回路を含む回路システムの前記回
    路の出力信号を抽出する出力信号抽出手段と、 前記出力信号を入力する回路に前記出力信号の代わりに
    変更信号を入力する変更信号入力手段とを具備すること
    を特徴とするゲートアレイ回路。
  2. 【請求項2】 前記出力信号抽出手段は、入力される選
    択信号により指定された回路の出力信号を抽出すること
    を特徴とする請求項1記載のゲートアレイ回路。
  3. 【請求項3】 前記変更信号入力手段は、入力される選
    択信号により指定された回路に変更信号を入力すること
    を特徴とする請求項1記載のゲートアレイ回路。
JP18794691A 1991-07-26 1991-07-26 ゲートアレイ回路 Pending JPH0536835A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18794691A JPH0536835A (ja) 1991-07-26 1991-07-26 ゲートアレイ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18794691A JPH0536835A (ja) 1991-07-26 1991-07-26 ゲートアレイ回路

Publications (1)

Publication Number Publication Date
JPH0536835A true JPH0536835A (ja) 1993-02-12

Family

ID=16214942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18794691A Pending JPH0536835A (ja) 1991-07-26 1991-07-26 ゲートアレイ回路

Country Status (1)

Country Link
JP (1) JPH0536835A (ja)

Similar Documents

Publication Publication Date Title
JPS63263480A (ja) 半導体集積論理回路
JPH0536835A (ja) ゲートアレイ回路
JPH0479516A (ja) 集積回路装置における遅延回路
JPH0214813B2 (ja)
JP2569765B2 (ja) 信号処理集積回路装置
JPH04105412A (ja) フリップフロップ
JPH04168699A (ja) 半導体集積回路
JP3251748B2 (ja) 半導体集積回路
JPH06324113A (ja) 半導体集積回路
JPS6095370A (ja) 集積回路装置
JPH11353873A (ja) 入出力タイミング制御集積回路
JPH04345051A (ja) セミカスタム集積回路におけるマクロセル形成方法
JPS61134982A (ja) メモリ・アクセス回路
JPH02234087A (ja) デジタル論理ブロックのテスト回路
JPH05157807A (ja) 記憶回路
JPH05113469A (ja) 半導体装置
JPS63215052A (ja) 半導体集積回路装置
JPH0653819A (ja) 同期式カウンタ
JPH02139957A (ja) 半導体集積回路
JPS63250149A (ja) 半導体装置
JP2001257269A (ja) 遅延時間調整方法および半導体集積回路
JPH05136687A (ja) 半導体集積回路装置におけるマクロセル
JPH06314967A (ja) 出力バッファ
JPH0512893A (ja) 半導体集積回路
JPH07146338A (ja) 半導体集積回路の入出力端子セルおよび半導体集積回路装置