JPH0479516A - 集積回路装置における遅延回路 - Google Patents

集積回路装置における遅延回路

Info

Publication number
JPH0479516A
JPH0479516A JP2193706A JP19370690A JPH0479516A JP H0479516 A JPH0479516 A JP H0479516A JP 2193706 A JP2193706 A JP 2193706A JP 19370690 A JP19370690 A JP 19370690A JP H0479516 A JPH0479516 A JP H0479516A
Authority
JP
Japan
Prior art keywords
delay
input terminal
circuit
selection signal
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2193706A
Other languages
English (en)
Inventor
Takeshi Hashizume
毅 橋爪
Kazuhiro Sakashita
和広 坂下
Shuichi Kato
周一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2193706A priority Critical patent/JPH0479516A/ja
Publication of JPH0479516A publication Critical patent/JPH0479516A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Shift Register Type Memory (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、遅延値を変更可能な集積回路装置における遅
延回路に関する。
[従来の技術] 一般に、集積回路装置を設計開発する場合、設計時にお
ける集積回路の遅延時間の予測精度と製造時の製造バラ
ツキとを考慮して遅延時間に十分な余裕を持たせている
。近年、集積回路の微細製造技術か急速に進歩し、集積
回路の動作速度が向上している一方で、この微細製造技
術の採用に伴い製造技術が複雑化し製造のバラツキか増
加する傾向にある。また、微細素子の特性を予測する技
術の難晃度も増し、予測誤差も増加する傾向にある。こ
れらのことより、遅延時Wjlの設計に必要な余裕も増
加し、集積回路の基本的な性能は向−1−シているのに
十分にその能力を活かしきれないという問題が生じてき
ている。
このような問題を解決するために、集積回路の試作後に
遅延値を変更できる遅延回路を集積回路装置内に搭載し
ておくという手段かとられている。
この手段の採用により、遅延時間に対する設計時の余裕
を見掛け一ヒ削減でき高性能な集積回路装置の開発が可
能となっている。
このような遅延回路の従来例を第5図に示す。
この第5図は、電子情報通信学会1989年春季全国大
会予稿集(+)5−249)に記載されていた基本回路
構成をもとに4種類の遅延値を選択できる回路について
示している。
同図において、100は集積回路装置、1は1入力4出
力の選択回路、21〜24はそれぞれ異なる遅延値を有
する遅延素子、3は4入力のOR回路、D1.DOはそ
れぞれデータ入力端子とデ−タ出力端子、So、Slは
それぞれ集積回路装置100の外部入力端子でもある選
択信号入力端子である。
」1記データ入力端子DIは、選択回路1の入力端子に
接続され、該選択回路1の4本の出力端子DO〜D3は
、それぞれ遅延素子21〜24の各入力端子に接続され
ている。核遅延素子21〜24の各出力端子は、OR回
路3の4本の入力端子に接続され、該on回路3の出力
端子は、データ出力端子DOに接続されている。選択信
号入力端子so、stは、それぞれ選択回路1の2本の
選択信号入力端子に接続されている。
次に動作について説明する。選択信号入力端子SO’S
lに、2ビツトの2進数が入力される。
この2進数は、10進数に変換すると、0〜3の値をと
る。この値に応じて選択回路1は、データ入力端子DI
からのデータ信号を4本の出力端子DO〜D3の内の1
本に選択的に伝達する経路を設定する。この際、選択さ
れなかった他のデータ端子からは論理値「0」に相当す
る信号が出力される。
データ入力端子DIからのデータ信号は、選択された出
力端子に伝わり対応する遅延素子の遅延値に応じた時間
だけ遅延した後、OR回路3に伝達される。OR回路3
の他の入力端子は、論理値の10」が予め選択回路1よ
り伝達されているので、遅延素子の遅延値に応じた時間
だけ遅延してOR回路3の1本の入力端子に伝達された
データ入力端子DIからのデータ信号は、OR回路3の
出力端子に伝達され、最終的にデータ出力端子DOから
出力される。
このように第3図に示した従来例では、選択信号入力端
子SO,Stから入力される2ビツトの2進数に応じて
4種類の遅延値をデータ入力端子DTからのデータ信号
に選択的に付加してデータ出力端子DOから出力させる
ことが可能になっている。
[発明が解決しようとする課題] このような従来例の遅延回路では、N個の遅延素子に対
してN種類の遅延値しか設定できず、遅延値の設定可能
数を増やしたい場合には、必要な遅延素子数は、比例し
て増加することになり、集積回路装置内に必要な面積が
増加し、製造コストの増加を招くという問題がある。
また、選択すべき遅延素子の個数Nが増加した場合には
、選択信号入力端子So、Slの本数は、l o g、
Hの割合で増加することになる。選択信号入力端子SO
,S1は、集積回路装置100の外部入力端子でもある
ので、選択すべき遅延素子が増加すると、集積回路装置
100の外部入力端子数が増加するという問題が生じる
近年の集積回路装置の集積度の増加に伴い、集積回路装
置の入出力端子数は増加する傾向にあり、入出力端子数
がチップサイズを律束し製造コストの増加を招くという
問題もある。さらに、遅延回路は、集積回路装置の中で
複数個使用される場合も少なくないので、このような選
択信号入力端子so、stの増加という問題は、−層深
刻になっている。
本発明は、上述の点に鑑みて為されたものであって、少
ない遅延素子数で多(の遅延値を選択でき、しかも、少
ない一定本数の選択信号入力端子で、多数の遅延値を選
択でき、複数の遅延回路が集積回路装置に搭載された場
合でも入力端子数が増加しない遅延回路を提供すること
を目的とする。
[課題を解決するための手段] 本発明では、上述の目的を達成するために、次のように
構成している。
すなわち、請求項第1項に記載の第1の発明は、集積回
路装置に搭載される遅延回路において、データ入力端子
とデータ出力端子との間に、縦列接続された複数段の部
分遅延回路と、集積回路装置の外部入力端子としてのク
ロック入力端子と、同じく集積回路装置の外部入力端子
としてのシリアル入力端子と、前記部分遅延回路に選択
信号を出力するシフトレジスタ回路とを備え、前記各部
分遅延回路は、遅延素子と、前段から入力されるデータ
を、前記選択信号に基づいて、対応する前記遅延素子を
介して、あるいは、該遅延素子を介することなく後段に
出力する選択回路とをそれぞれ有し、前記クロック入力
端子には、シフトクロックが入力され、前記シリアル入
力端子には、前記シフトクロックに応じて前記選択信号
がシリアルに入力され、前記シフトレジスタ回路は、前
記シリアル入力端子からの選択信号を前記部分遅延回路
にパラレルに出力するように構成している。
請求項第2項に記載の第2の発明は、集積回路装置に搭
載される遅延回路において、データ入力端子とデータ出
力端子との間に、縦列接続された第1.第2のインバー
タ回路と、前記第1.第2インバータ回路の間に接続さ
れた複数の部分可変容量回路と、集積回路装置の外部入
力端子としてのクロック入力端子と、同じく集積回路装
置の外部入力端子としてのシリアル入力端子と、前記部
分可変容量回路に選択信号を出力するシフトレジスタ回
路とを備え、前記各部分可変容量回路は、容量素子と、
咳容量素子を、前記選択信号に基づいて、前記第1.第
2インバータ回路の間に接続あるいは遮断するスイッチ
素子とをそれぞれ有し、前記クロック入力端子には、シ
フトクロックが入力され、前記シリアル入力端子には、
前記シフトクロックに応じて前記選択信号がシリアルに
入力され、前記シフトレジスタ回路は、前記シリアル入
力端子からの選択信号を前記部分可変容量回路にパラレ
ルに出力するように構成している。
[作用] 上記第1の発明によれば、部分遅延回路を縦列接続し、
各部分遅延回路で選択された遅延素子の遅延値の総和に
相当する遅延値を得る構成としたので、従来例に比べて
遅延素子の数を低減できることになり、また、所望の遅
延値を選択するための選択信号を集積回路装置の外部入
力端子としてのシリアル入力端子からシリアルに入力し
、シフトレジスタ回路を介して選択回路に出力するよう
に構成しているので、従来例のように、選択信号の入力
端子数を増加させることなく、多数の遅延値を選択でき
ることになる。
上記第2の発明によれば、部分可変容量回路の各容量素
子の内、個別に選択された容量素子の容量値の総和が、
インバータ回路の出力端子に接続される構成としたので
、従来例に比べて遅延素子の数を低減できることになり
、また、所望の遅延値を選択するための選択信号を集積
回路装置の外部入力端子としてのシリアル入力端子から
シリアルに入力し、シフトレジスタ回路を介してスイッ
ヂ素子に出力するように構成しているので、従来例のよ
うに、選択信号の入力端子数を増加させることなく、多
数の遅延値を選択できることになる。
し実施例] 以下、図面によって本発明の実施例について、詳細に説
明する。
第1図は、第1の発明の一実施例のブロック図であり、
上述の従来例と同様に、4種類の遅延素子を選択できる
場合を示しており、第5図の従来例に対応する部分には
、同一の参照符を付して説明を省略する。
この実施例の遅延回路は、データ入力端子DIとデータ
出力端子Doとの間に、縦列接続された4段の部分遅延
回路5・・・と、集積回路装置100の外部入力端子ど
してのクロック入力端子CLKと、同じ(集積回路装置
100の外部入力端子としてのシリアル入力端子STと
、前記部分遅延回路5 ・に選択信号を出力する4ビツ
トのシフトレジスタ回路4とを備えている。
各部分遅延回路5・・は、遅延値の異なる遅延素子21
〜24と、前段から入力されるデータを、シフトレジス
タ回路4からの1ビツトの選択信号に基づいて、前記遅
延素子21〜24を介して、あるいは、該遅延素子21
〜24を介することなく後段にそれぞれ出力する選択回
路6・・と、OR回路7・とをそれぞれ有している。
クロック入力端子CLKには、シフトク【Jツクが入力
され、シリアル入力端子STには、前記シフトクロック
に応じて前記選択信号かシリアルに入力される。
シフトレジスタ回路4は、シリアル入力端子SIから入
力される4ビットの選択信号を、その出力端子EO〜E
3から部分遅延回路5・・の各選択回路6・・にパラレ
ルに出力する。
次に、この実施例の動作について説明する。
各選択回路6・の1ビットの選択信号は、集積回路装置
100のシリアル入力端子からシフトクロックに同期し
てシリアルにシフトレジスタ回路4に取り込まれ、対応
する111力端子EO〜E3から出力される。この出力
端子EO〜E3から出力される選択信号は、対応する選
択回路6 に入力され、これによって、各選択回路6・
・は、入力データを、選択信号に基づいて、データ出力
端子DODIのいずれかに出力する。このとき、選択さ
れなかったデータ出力端子からは論理値「0」に対応し
た信号が出力される。したがって、各部分遅延回路5 
・のデータ入力からデータ出力の間に、選択信号に応じ
て遅延素子21〜24が挿入されたり、あるいは、挿入
されなかったりすることになる。
この部分遅延回路5・・が、データ入力端子DIからデ
ータ出力端子DOの間に縦列に接続され、各部分遅延回
路5 毎に選択信号によって遅延素子21〜24の挿入
・未挿入が選択されている。
したがって、回路全体として、選択された遅延素子に対
応する遅延値の総和に対応する遅延値が、データ入力端
子I)Iからデータ出力端子DOの間のデータ経路に挿
入されることになる。
このように、4個の遅延素子21〜24が、それぞれ独
立に選択され、その遅延値の総和の遅延値が設定される
ので、4個の遅延素子21〜24の場合に、2’=16
通りの遅延値が選択できることになる。
一般に、本発明によれば、N個の遅延素子に対しては、
2N通りの遅延値が選択可能である。
また、各遅延値を、基準となる遅延値に対して21に比
例■、て設定することにより、例えば、基準の遅延値を
Ins とすると、Ins、2ns、4ns、8nsに
設定することにより、最も多くの遅延値を選択できるこ
とになる。
なお、上述の実施例では、4個の遅延素子21〜24の
内の1個を選択する場合について述ベノこけれども、遅
延素子の個数は、何個でもよく、遅延素子の数が増す程
、本発明の効果が顕著となる。
第2図は、本発明の他の実施例の回路図であり、第1図
の実施例に対応する部分には、同一の参照符を付す。
上述の実施例では、集積回路装置100には、遅延回路
が1つ搭載されていたにの対して、この実施例では、集
積回路装置100に、遅延回路を複数(n)個搭載して
いる。
この実施例では、隣接する遅延回路のシフトレジスタ回
路4.〜4nのシリアル入力端子Slとシリアル出力端
子SOとをそれぞれ接続し、各シフトレジスタ回路4.
〜4nのクロック入力端子を共通に接続しており、これ
により、総ての遅延回路のシフトレジスタ回路4.〜4
nが、全体として1つのシフトレジスタ回路を構成して
いる。
したがって、n個の遅延回路のそれぞれの遅延素子を選
択するための選択信号は、1個のシリアル入力端子SI
から共通に入力することが可能である。
その他の構成は、上述の実施例と同様である。
第3図は、第2の発明の一実施例のブロック図であり、
上述の従来例と同様に、4種類の遅延素子を選択できる
場合を示しており、第5図の従来例に対応する部分には
、同一の参照符を付して説明を省略する。
この実施例の遅延回路は、データ出力端子DIとデータ
出力端子DOとの間に、縦列接続された第1.第2のイ
ンバータ回路8,9と、前記第1第2インバータ回路8
.9の間に接続された複数の部分可変容量回路10・と
、集積回路装置100の外部入力端子としてのクロック
入力端子CLKと、同じく集積回路装置100の外部入
力端子としてのシリアル入力端子SIと、前記部分可変
容量回路lO・・・に選択信号を出力する4ビツトのシ
フトレジスタ回路4とを備えている。
前記各部分可変容量回路10・・・は、相異なる容量値
を有する容量素子11〜14と、該容量素子11〜14
を、シフトレジスタ回路4からの前記選択信号に基づい
て、前記第1.第2インバータ回路8.9の間に接続あ
るいは遮断するスイッチ素子15・・・とをそれぞれ有
している。
クロック入力端子CLKには、シフトクロックが入力さ
れ、前記シリアル人ツノ端子SIには、前記シフトクロ
ックに応じて前記選択信号がシリアルに入力される。
シフトレジスタ回路4は、前記シリアル入力端子Slか
らの4ビツトの選択信号を部分可変容量回路10 ・の
各スイッチ素子15・・・の制御端子にパラレルに出力
する。
次に、この実施例の動作を説明する。
各部分可変容量回路10・・・の各スイッチ素子15・
を制御する選択信号は、集積回路装置100のシリアル
入力端子SIからシフトクロックに同期してシリアルに
シフトレジスタ回路4に取り込まれ、対応する出力端子
EO〜E3から出ツノされる。
この出力端子EO−E3から出力される選択信号は、対
応するスイッチ素子15・に与えられ、これによって、
各容量素子11〜14を、第1インバータ回路8の出力
負荷容量として付加するか否かが選択されることになる
したかって、第1インバータ回路8には、選択信号によ
り選択された容量素子11〜14の容量値の総和に対応
した負荷容量が接続され、結果として、第1インバータ
回路8は、付加された容量値に応じた遅延値を有するこ
とになる。これは、一般に同一のインバータの場合、そ
の出力端子に接続されている負荷容量値に対応した遅延
時間を有することによる。これによって、データ入力端
子DIとデータ出力端子DOとの間に、シリアルに入力
された選択信号に対応した遅延値が挿入されることにな
る。
このように、4個の容量素子11〜14が、各々独立に
選択され、その容量値の総和に対応した遅延値が設定さ
れるので、4個の容量素子II〜14の場合で、2’=
16通りの遅延値が選択できる。
一般に、本発明によれば、N個の容量素子に対しては、
27通りの遅延値が選択可能である。
また、上述の実施例と同様に、各容量素子に対応する遅
延値を、基準となる遅延値に対して2Nに比例して設定
することにより、最も多くの遅延値を選択できることに
なる。
なお、上述の実施例では、4個の容量素子II〜14の
内の1個を選択する場合について述べたけれども、容量
素子の個数は、何個でもよく、容量素子の数が増す程、
本発明の効果が顕著とノuffる。
第4図は、本発明の他の実施例の回路図であり、第3図
の実施例に対応する部分には、同一の参照符をイτ]ず
」二連の実施例では、集積回路装置100には、遅延回
路が1つ搭載されていたにの対して、この実施例では、
集積回路装置100に、遅延回路を複数(n)個搭載し
ている。
この実施例では、隣接する遅延回路のシフトレジスタ回
路4.〜4nのシリアル入力端子SIとシリアル出力端
子Soとをそれぞれ接続し、各シフトレジスタ回路4、
〜4nのクロック入力端子を共通に接続しており、これ
により、総ての遅延回路のノフトレジスタ回路4.〜4
nが、全体として1つのシフトレジスタ回路を構成して
いる。
したがって、n個の遅延回路のそれぞれの容量素子を選
択するための選択信号は、1個の7リアル入力端子St
から共通に入力することが可能である。
その他の構成は、第3図の実施例と同様である。
[発明の効果] 以上の上うに本発明によれば、独立に選択された遅延素
子の遅延値あるいは容量素子の容量値の総和に相当する
遅延値を得られるように構成したので、従来よりも少な
い遅延素子あるいは容量素子で多くの遅延値を選択でき
ることになる。
また、遅延素子あるいは容量素子を選択するための選択
信号をシリアルに入力するように構成したので、選択す
べき遅延素子あるいは容量素子の数に対して選択用の外
部入力端子数は、常にシリアル入力端子とクロック人ノ
コ端子の2木でよく、集積回路装置の入出力端子数を抑
制することが可能となる。
また、複数の遅延回路を集積回路装置に搭載した場合に
も選択用の入力端子数は、2本で済むことになり、集積
回路装置の入出力端子数を抑制することか同様に可能と
なる9、 したがって、製造後に遅延時間の調整が可能で、かつ、
製造コストの増加を抑えノこ集積回路装置を得ることが
できるという優れた効果を奏することができることにな
る。
【図面の簡単な説明】
第1図は第1の発明の一実施例のブロック図、第2図は
他の実施例のブロック図、第3図は第2の発明のブロッ
ク図、第4図は他の実施例のブロック図、第5図は従来
例のブロック図である。 4.4.〜4n ・・シフトレジスタ回路、5・・・部
分遅延回路、6,6.〜6n 選択回路、21〜242
1、〜21n  22 〜22n  23 〜23n 
24I〜24n・遅延素子、8.9.8 、〜8n 、
9 、〜9n インバータ回路、10.10.−10n
 一部分可変容量回路、11〜] 4,11 、〜I 
In 、121〜120.131〜13n、14.〜1
4n容量素子、15.15.〜15n・・・スイッチ素
子、100 集積回路装置、D I 、D I 、〜D
 I n  データ入力端子、D O、D Ol−D 
On  データ出ツノ端了、St  ノリアル入力端子
、CLK  クロyり入力端子。

Claims (1)

    【特許請求の範囲】
  1. (1)集積回路装置に搭載される遅延回路において、 データ入力端子とデータ出力端子との間に、縦列接続さ
    れた複数段の部分遅延回路と、集積回路装置の外部入力
    端子としてのクロック入力端子と、同じく集積回路装置
    の外部入力端子としてのシリアル入力端子と、前記部分
    遅延回路に選択信号を出力するシフトレジスタ回路とを
    備え、 前記各部分遅延回路は、遅延素子と、前段から入力され
    るデータを、前記選択信号に基づいて、対応する前記遅
    延素子を介して、あるいは、該遅延素子を介することな
    く後段に出力する選択回路とをそれぞれ有し、 前記クロック入力端子には、シフトクロックが入力され
    、 前記シリアル入力端子には、前記シフトクロックに応じ
    て前記選択信号がシリアルに入力され、前記シフトレジ
    スタ回路は、前記シリアル入力端子からの選択信号を前
    記部分遅延回路にパラレルに出力するものであることを
    特徴とする集積回路装置における遅延回路。(2)集積
    回路装置に搭載される遅延回路において、 データ入力端子とデータ出力端子との間に、縦列接続さ
    れた第1,第2のインバータ回路と、前記第1,第2イ
    ンバータ回路の間に接続された複数の部分可変容量回路
    と、集積回路装置の外部入力端子としてのクロック入力
    端子と、同じく集積回路装置の外部入力端子としてのシ
    リアル入力端子と、前記部分可変容量回路に選択信号を
    出力するシフトレジスタ回路とを備え、 前記各部分可変容量回路は、容量素子と、該容量素子を
    、前記選択信号に基づいて、前記第1,第2インバータ
    回路の間に接続あるいは遮断するスイッチ素子とをそれ
    ぞれ有し、前記クロック入力端子には、シフトクロック
    が入力され、 前記シリアル入力端子には、前記シフトクロックに応じ
    て前記選択信号がシリアルに入力され、前記シフトレジ
    スタ回路は、前記シリアル入力端子からの選択信号を前
    記部分可変容量回路にパラレルに出力するものであるこ
    とを特徴とする集積回路装置における遅延回路。
JP2193706A 1990-07-19 1990-07-19 集積回路装置における遅延回路 Pending JPH0479516A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2193706A JPH0479516A (ja) 1990-07-19 1990-07-19 集積回路装置における遅延回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2193706A JPH0479516A (ja) 1990-07-19 1990-07-19 集積回路装置における遅延回路

Publications (1)

Publication Number Publication Date
JPH0479516A true JPH0479516A (ja) 1992-03-12

Family

ID=16312433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2193706A Pending JPH0479516A (ja) 1990-07-19 1990-07-19 集積回路装置における遅延回路

Country Status (1)

Country Link
JP (1) JPH0479516A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159963A (ja) * 2003-11-28 2005-06-16 Advantest Corp 高周波遅延回路、及び試験装置
JP2006352384A (ja) * 2005-06-15 2006-12-28 Fuji Electric Device Technology Co Ltd 集積回路内蔵発振器
JP2007150820A (ja) * 2005-11-29 2007-06-14 Fujitsu Ltd デジタル制御発振器
US7368967B2 (en) 1994-09-29 2008-05-06 Fujitsu Limited Timing controller and controlled delay circuit for controlling timing or delay time of a signal by changing phase thereof
JPWO2006025285A1 (ja) * 2004-08-30 2008-05-08 株式会社アドバンテスト 可変遅延回路、マクロセルデータ、論理検証方法、試験方法および電子デバイス
JP2009516470A (ja) * 2005-11-15 2009-04-16 アナログ デバイセス インコーポレーテッド タイマ回路および方法
WO2009091008A2 (ja) * 2008-01-15 2009-07-23 Nagasaki University, National University Corporation 遅延回路および遅延回路システム

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368967B2 (en) 1994-09-29 2008-05-06 Fujitsu Limited Timing controller and controlled delay circuit for controlling timing or delay time of a signal by changing phase thereof
JP2005159963A (ja) * 2003-11-28 2005-06-16 Advantest Corp 高周波遅延回路、及び試験装置
JPWO2006025285A1 (ja) * 2004-08-30 2008-05-08 株式会社アドバンテスト 可変遅延回路、マクロセルデータ、論理検証方法、試験方法および電子デバイス
JP2006352384A (ja) * 2005-06-15 2006-12-28 Fuji Electric Device Technology Co Ltd 集積回路内蔵発振器
JP2009516470A (ja) * 2005-11-15 2009-04-16 アナログ デバイセス インコーポレーテッド タイマ回路および方法
JP2007150820A (ja) * 2005-11-29 2007-06-14 Fujitsu Ltd デジタル制御発振器
WO2009091008A2 (ja) * 2008-01-15 2009-07-23 Nagasaki University, National University Corporation 遅延回路および遅延回路システム
WO2009091008A3 (ja) * 2008-01-15 2009-10-22 国立大学法人長崎大学 遅延回路および遅延回路システム
JP5401715B2 (ja) * 2008-01-15 2014-01-29 国立大学法人 長崎大学 遅延回路および遅延回路システム

Similar Documents

Publication Publication Date Title
JP2576366B2 (ja) 可変遅延バッファ回路
US5949268A (en) Variable delay circuit for varying delay time and pulse width
JPS63263480A (ja) 半導体集積論理回路
JPH0479516A (ja) 集積回路装置における遅延回路
JPH0946197A (ja) 可変遅延回路
US5185537A (en) Gate efficient digital glitch filter for multiple input applications
JPH06291604A (ja) 可変遅延回路
JPH0479515A (ja) 集積回路装置における遅延回路
US20050110532A1 (en) Variable dividing circuit
JPH05258589A (ja) 可変長シフトレジスタ
KR100272532B1 (ko) 순차적 퓨우징을 하는 트리밍회로
JP2742549B2 (ja) 可変遅延回路
JPH0488713A (ja) 遅延回路
JPH0514138A (ja) 仮保持機能付きラツチ回路
JPH02139957A (ja) 半導体集積回路
JPH04105412A (ja) フリップフロップ
JPH0119655B2 (ja)
JPH11353873A (ja) 入出力タイミング制御集積回路
JPS63207213A (ja) 遅延回路
JPS6248319B2 (ja)
JPH05173666A (ja) クロックスキュー調整回路内蔵の集積回路
JPH04172812A (ja) ディレー調整用集積回路
JPS61153732A (ja) ランキング回路
JPS59128464A (ja) 半導体集積回路のテスト入力回路
JPH0583090A (ja) フリツプフロツプ回路