JPH03258046A - Ａｉｓ送出回路 - Google Patents
Ａｉｓ送出回路Info
- Publication number
- JPH03258046A JPH03258046A JP2054993A JP5499390A JPH03258046A JP H03258046 A JPH03258046 A JP H03258046A JP 2054993 A JP2054993 A JP 2054993A JP 5499390 A JP5499390 A JP 5499390A JP H03258046 A JPH03258046 A JP H03258046A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- pll
- selectors
- ais
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title description 2
- 230000015654 memory Effects 0.000 claims abstract description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、非同期のディジタル多重化装置に用いられる
ＰＣＭ（パルス符号変調）受信回路に関し、粋にその低
次群側にかける受信用ＰＬＬ回路の障害時のＡＩＳ （
Ａｌａｒｍ Ｉｎｄｉｃａｔｉｏｎ ｓｉｇｎａｌ）送
出方式に関するものである。
ＰＣＭ（パルス符号変調）受信回路に関し、粋にその低
次群側にかける受信用ＰＬＬ回路の障害時のＡＩＳ （
Ａｌａｒｍ Ｉｎｄｉｃａｔｉｏｎ ｓｉｇｎａｌ）送
出方式に関するものである。
従来、この種の受信回路では、非同期ディジタル多重化
装置の低次群側に釦いて、クロック周波数の変換を行う
ために、書き込みクロックや読み込みクロック、パック
アメモリ、 ＰＬＬなとの回路が必要となるが、そのＰ
ＬＬ回路障害時、ＡＩＳ送出を行う機能を有していない
のが実状である。
装置の低次群側に釦いて、クロック周波数の変換を行う
ために、書き込みクロックや読み込みクロック、パック
アメモリ、 ＰＬＬなとの回路が必要となるが、そのＰ
ＬＬ回路障害時、ＡＩＳ送出を行う機能を有していない
のが実状である。
このように、従来の回路は、ＰＬＬ障害時にＡＩＳを送
出することができないという問題があった。
出することができないという問題があった。
このような問題音解決するために、本発明のＡＩＳ送出
回路は、非同期ディジタル多重化装置の低次群側に★い
て、各チャンネルごとの受信側書き込みクロックが入力
される複数のＰＬＬ回路と、これらＰＬＬ回路から出力
される受信側読み込みクロックが各チャンネルごとにパ
ラレルにそれぞれ入力される複数の選択器と、これら選
択器から選択される受信側読み込みクロックが各チャン
ネルごとに対応してそれぞれ入力される複数のパックア
メモリを備えたものである。
回路は、非同期ディジタル多重化装置の低次群側に★い
て、各チャンネルごとの受信側書き込みクロックが入力
される複数のＰＬＬ回路と、これらＰＬＬ回路から出力
される受信側読み込みクロックが各チャンネルごとにパ
ラレルにそれぞれ入力される複数の選択器と、これら選
択器から選択される受信側読み込みクロックが各チャン
ネルごとに対応してそれぞれ入力される複数のパックア
メモリを備えたものである。
したがって、本発明においては、あるチャンネルのＰＬ
Ｌ回路が障害を起した場合、他のクロックを利用してＡ
ＩＳ信号を送出することか可能になる。
Ｌ回路が障害を起した場合、他のクロックを利用してＡ
ＩＳ信号を送出することか可能になる。
次に、本発明について図面を参照して説明する。
図面は本発明によるＡＩＳ送出回路の一実施例を示すブ
ロック図であう、ここでは非同期ディジタル多重化装置
の低次群の受信側が４チヤンネルの場合を示す。
ロック図であう、ここでは非同期ディジタル多重化装置
の低次群の受信側が４チヤンネルの場合を示す。
すなわち、この実施例は、各チャンネルごとの受信側書
き込みクロック１１１〜１１４が入力される従来と同様
のＰＬＬ回路１１〜１ｉｔ−設けるとともに、これらＰ
ＬＬ回路１１〜１４から出力される受信側読み込みクロ
ックが各チャンネルごとにパラレルにそれぞれ入力され
る選択器２１〜２４ヲ設け、これら選択器２１〜２４に
よって選択される各チャンネルごとの受信側読み込みク
ロック１２１〜１２４をそれぞれ受信用バッファメモリ
３１〜３４に入力する構成としたものである。このとき
各選択器２．〜２４は、受信側読み込み信号断信号１３
．〜１３４によシ選択制御されるものとなっている。
き込みクロック１１１〜１１４が入力される従来と同様
のＰＬＬ回路１１〜１ｉｔ−設けるとともに、これらＰ
ＬＬ回路１１〜１４から出力される受信側読み込みクロ
ックが各チャンネルごとにパラレルにそれぞれ入力され
る選択器２１〜２４ヲ設け、これら選択器２１〜２４に
よって選択される各チャンネルごとの受信側読み込みク
ロック１２１〜１２４をそれぞれ受信用バッファメモリ
３１〜３４に入力する構成としたものである。このとき
各選択器２．〜２４は、受信側読み込み信号断信号１３
．〜１３４によシ選択制御されるものとなっている。
このように上記実施例の構成によると、低次側の受信側
釜チャンネルのＰＬＬ回路１１〜１４の出力を各チャン
ネルごとにパラレルに接続された選択器２１〜２４を設
けることによシ、あるチャンネルのＰＬＬ回路１１〜１
４のいずれかが障害を起した際に、その他のＰＬＬ回路
の読み込みクロックを利用してＡＩＳ信号の送出を行う
ことができる。
釜チャンネルのＰＬＬ回路１１〜１４の出力を各チャン
ネルごとにパラレルに接続された選択器２１〜２４を設
けることによシ、あるチャンネルのＰＬＬ回路１１〜１
４のいずれかが障害を起した際に、その他のＰＬＬ回路
の読み込みクロックを利用してＡＩＳ信号の送出を行う
ことができる。
以上説明したように本発明は、非同期ディジタル多重化
装置の低次群側にかいて、受信側の各チャンネルの読み
込みクロックをパラレルに各チャンネルが有し−ている
選択器に接続することにより１あるチャンネルのＰＬＬ
回路が障害を起した場合、他のクロックを利用してＡＩ
Ｓ信号を送出することができる。
装置の低次群側にかいて、受信側の各チャンネルの読み
込みクロックをパラレルに各チャンネルが有し−ている
選択器に接続することにより１あるチャンネルのＰＬＬ
回路が障害を起した場合、他のクロックを利用してＡＩ
Ｓ信号を送出することができる。
図面は本発明の一実施例を示す１０７２図である。
１１〜１４ ・・・・ＰＬＬ回路、２１〜２４ ・・・
・選択器、３１〜３４・・・−バッファメモリ、１１１
〜１１４ ・・・・受信側書き込みクロック、１２１〜
１２４・・・・選択器によって選ばれた受信側読み込み
クロック、１３１〜１３４・・・・受信側読み込み信号
断信号。
・選択器、３１〜３４・・・−バッファメモリ、１１１
〜１１４ ・・・・受信側書き込みクロック、１２１〜
１２４・・・・選択器によって選ばれた受信側読み込み
クロック、１３１〜１３４・・・・受信側読み込み信号
断信号。
Claims (1)
- 非同期ディジタル多重化装置の低次群側において、各チ
ャンネルごとの受信側書き込みクロックが入力される複
数のＰＬＬ回路と、これらＰＬＬ回路から出力される受
信側読み込みクロックが各チャンネルごとにパラレルに
それぞれ入力される複数の選択器と、これら選択器から
選択される受信側読み込みクロックが各チャンネルごと
に対応してそれぞれ入力される複数のバッファメモリを
備え、あるチャンネルのＰＬＬ回路が障害を起した場合
、他のクロックを利用してＡＩＳ信号を送出するように
したことを特徴とするＡＩＳ送出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2054993A JPH03258046A (ja) | 1990-03-08 | 1990-03-08 | Ａｉｓ送出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2054993A JPH03258046A (ja) | 1990-03-08 | 1990-03-08 | Ａｉｓ送出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03258046A true JPH03258046A (ja) | 1991-11-18 |
Family
ID=12986177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2054993A Pending JPH03258046A (ja) | 1990-03-08 | 1990-03-08 | Ａｉｓ送出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03258046A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05292077A (ja) * | 1992-04-10 | 1993-11-05 | Nec Corp | 遅延時間差吸収装置 |
-
1990
- 1990-03-08 JP JP2054993A patent/JPH03258046A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05292077A (ja) * | 1992-04-10 | 1993-11-05 | Nec Corp | 遅延時間差吸収装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4916690A (en) | Division multiplex packet switching circuit using a circular shift register | |
| US5014271A (en) | Pulse insertion circuit | |
| JPS6335057A (ja) | プログラム可能マルチプレクサ | |
| JPS6256040A (ja) | 遅延時間補償回路 | |
| JPH03258046A (ja) | Ａｉｓ送出回路 | |
| EP0461309B1 (en) | Data transfer apparatus comprising a primary device connected to a plurality of secondary devices | |
| US5481215A (en) | Coherent multiplexer controller | |
| US4680759A (en) | Standard/proportional multiplexer | |
| US8824292B2 (en) | Cross-connect method and cross-connect apparatus | |
| US5528580A (en) | Add-drop control apparatus | |
| JPH0445698A (ja) | 信号情報のチャンネル同期交換の方法 | |
| CN112765066B (zh) | 用于serdes接口的桥接模块 | |
| JPS6330035A (ja) | デイジタルデ−タ伝送方法 | |
| JP2521957B2 (ja) | 伝送システム | |
| KR100197439B1 (ko) | 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치 | |
| KR100208227B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치 | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| JPS58120339A (ja) | デイジタルデ−タ回線の分岐接続方式 | |
| JPH031610A (ja) | 信号検出回路 | |
| KR100383130B1 (ko) | 분산 제어 시스템에 사용되는 스위치 소자 | |
| JP2556169B2 (ja) | クロック切替回路 | |
| JPH03222539A (ja) | スタートビット検出回路 | |
| JPH03258043A (ja) | Ａｉｓ送出装置 | |
| JPH04124927A (ja) | データ保護回路 | |
| JPH04336733A (ja) | データ伝送方式 |