JP2521957B2 - 伝送システム - Google Patents

伝送システム

Info

Publication number
JP2521957B2
JP2521957B2 JP62138243A JP13824387A JP2521957B2 JP 2521957 B2 JP2521957 B2 JP 2521957B2 JP 62138243 A JP62138243 A JP 62138243A JP 13824387 A JP13824387 A JP 13824387A JP 2521957 B2 JP2521957 B2 JP 2521957B2
Authority
JP
Japan
Prior art keywords
transmission
connection information
circuit
data
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62138243A
Other languages
English (en)
Other versions
JPS63302636A (ja
Inventor
泰雄 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP62138243A priority Critical patent/JP2521957B2/ja
Publication of JPS63302636A publication Critical patent/JPS63302636A/ja
Application granted granted Critical
Publication of JP2521957B2 publication Critical patent/JP2521957B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタル伝送システムに関するものである。
〔従来の技術〕
デジタル伝送システムにおける送信部出力は、一般に
直列(シリーズ)信号系列の形態をとることが多い。こ
れはデジタル信号に対する時分割多重の高速実現の容易
さに由来し、その結果デジタル信号形態をとる大量の各
種データを時分割多重化して1つの伝送路で送ることを
可能としている。このとき、受信部は受信した時点にお
いて送信部で多重化した実際のデータ配列ならびに個々
のデータの位置(位相)を知らなければならないが、こ
れは送信部ならびに受信部が、直列デジタルデータ系列
に対し定義されるフレームフォーマットならびにその枠
を予め規約として了承し、この枠内に定められるある時
間位置をチャネルとして同期パターン系列データを受信
部に伝達し、受信部内の同期回路がこの同期パターン系
列データを追尾捕獲することにより、受信部は送信部か
ら送られてくるフレームフォーマットの枠を認識するこ
とができ、その結果時分割多重化された各種データ系列
から個々のデータ系列を分離可能としている。なお、受
信部系の受信部内各種同期回路による送信部系への従属
化は周知の技術で実現される。
始めに、従来のデジタル伝送システムを、この伝送シ
ステムで伝送されるデータ信号等の伝送形式、即ちデー
タ信号等のフレームフォーマットである伝送フォーマッ
トという観点から以下に概観しておく。後に明らかにさ
れるように本発明の中枢は伝送システムの中でも受信部
側にあるので、以下の概観においても主に受信部を中心
に説明することとなる。さらに、以下で示すデータ系列
図は既に同期がとられた結果得られたものであることと
する。
第7図(a)は受信部に到来した受信信号aのあるフ
レームフォーマットを示している。第7図(b)はクロ
ックパルスa1、(c),(d)はチャネルパルスCHP.i
−1,CHP.iを示している。第7図(a)において、8ビ
ットで構成される番号iのタイムスロットTS.iは番号i
のチャネル(CH.i)のデータを伝送しているものとし、
直列データ8ビットが何か意味のある1ワードを構成し
ているものとする。これはロード多重と呼ばれる。チャ
ネル毎にデータを分配するブロック系統の例を第8図に
示す。このブロック系統の考え方は、直列データ8ビッ
トを、各ビット毎のレジスタに出力端子を有するシフト
レジスタSRに流入させ、タイムスロットTS.iの直列デー
タ8ビット1組がこのシフトレジスタSRに入力された後
に、チャネルi(CH.i)のため配置されているレジスタ
(REG.i)に番号iのチャネルパルス(CHP.i)を用いて
8ビットのデータを書き込むことにより、時分割多重さ
れた受信信号からチャネルiの回線抽出を実現してい
る。以上のフレームフォーマットに基づく伝送システム
を伝送システムAと呼ぶことにする。
第9図(a)は、チャネル当たり1ワード8ビットで
構成される4チャネル分のデータ系列aの4ビットで構
成される各タイムスロット内の各ビットを始めよりチャ
ネル1(CH.1)からチャネル4(CH.4)のために各々割
り当て、連続する8個のタイムスロットを用いて4チャ
ネル分の各ワードを伝送するためのフレームフォーマッ
トを示している。これはビット多重と呼ばれる。第9図
(b)〜(g)はクロック分周信号b1〜b4,チャネルパ
ルスbおよびチャネルデータCH.iを示す。第10図は、第
9図(a)のフレームフォーマットより各チャネルを分
離するためのブロック系統の例を示している。以上のフ
レームフォーマットに基づく伝送システムを伝送システ
ムBと呼ぶことにする。
第11図(a)は、1ワード7ビットで構成される各チ
ャネルを、8ビットで構成されるタイムスロットを単位
タイムスロットとしてこれをn個1フレーム中に配置
し、基本的に各タイムスロット内の始めより7ビットま
では各チャネルデータのために割り当て、更に各タイム
スロット内の8ビット目のみに着目した時に始めより7
タイムスロット毎を1組として得られる7ビットを先の
8ビットで構成されるタイムスロットとは異なる新しい
データ伝送のためのタイムスロットとしたフレームフォ
ーマットを示している。このようなフレームフォーマッ
トはデジタル・スピーチ・インターポレーション(DS
I)装置の出力に過渡的に現れ作成されるフレームフォ
ーマットに見ることができる。そこでは、7チャネル分
のLSBに対応する8ビット目の過負荷救済用チャネルと
している。また、音声信号24チャネル分を伝送するPCM
搬送装置においては、交換機制御のために用いられる各
チャネルの低速シグナリング情報を、6フレーム毎のフ
レームにおける各タイムスロットの8ビット目に託して
伝達するというフレームフォーマットを採用している。
第11図(b)〜(g)はクロック信号c1、チャネルパル
スc2〜c4、クロック分周信号c5、チャネルパルスc6を示
す。第12図は第11図(a)のフレームフォーマットより
各チャネルを分離するためのブロック系統の例を示して
いる。以上のフレームフォーマットに基づく伝送システ
ムを伝送システムCと呼ぶことにする。
第13図(a)は第7図(a)に示したフレームフォー
マットに対し、タイムスロットTS.iのみが6ビットと2
ビットで構成される2つのサブタイムスロットを有し、
他のタイムスロットについては全く同じ場合のフレーム
フォーマットを示している。このような例は今後幾らも
考えることができる。例えば、音声信号に対しデジタル
信号処理技術やVLSI技術に基づく帯域圧縮技術の発展に
より任意の伝送速度が選べることができ、その結果得ら
れる余剰ビットを、これが有する伝送速度に整合する情
報源のデータ伝送に割り当てるというような例である。
第13図(b)および(c)はクロック信号d1およびチャ
ネルパルスCHP.iを示す。第14図は第13図(a)のフレ
ームフォーマットより各チャネルを分離するためのブロ
ック系統の例を示す。以上のフレームフォーマットに基
づく伝送システムを伝送システムDと呼ぶことにする。
以上に任意に作成した4種類の伝送フォーマットを示
した。ここで今までの伝送通信システムにおけるシステ
ム構築法の考え方を顧みると、例えば伝送システムAを
施設したならば、すなわち、送信部および受信部にそれ
ぞれ伝送システムAに定義された伝送機能を果たす機器
を配置したならば、それは伝送システムAに定義されて
いる伝送フォーマットのみを許容するシステムAであっ
て、他のシステム例えばシステムBにはなり得ない。こ
れは他のシステムについても同様である。その理由は例
えば伝送システムAの構築企画段階において、伝送シス
テムAとこれにアクセスする端末機器系だけを1つの世
界と限定した閉じたシステムである「閉鎖型システム」
を企画したためである。
そこで、第7図(a),第9図(a),第11図
(a),第13図(a)に示した4種類のフレームフォー
マットを許容する伝送システムEを考え、それを素朴な
考え方に基づく従来技術で実現するブロック系統の例を
第15図に示す。同図において、E0は分配回路を示してお
り、またE1〜E4は各々第8図,第10図,第12図,第14図
に示したブロック系統をそのまま適用している。伝送シ
ステムEに対する考え方は、送信部より何らかの手段で
送られて来る制御コマンドに従い、指定されるフレーム
フォーマットに対応する受信回路を選択しようとするも
のである。このような考え方の回路構成では、指定され
たフレームフォーマットを受信処理している時は他のフ
レームフォーマットのために準備されている受信回路は
遊んでいることになるが、ここではこれを特にムダと主
張するものでない。むしろ近年のVLSI技術による集積度
から見れば、この程度は許容範囲内の事象である。従来
技術による欠点は、以上のべたムダというよりはむし
ろ、伝送システムEにおいてさえ、設計されたシステム
に拡張性がないというところにある。それは4種類の伝
送フォーマットのみしか許容しない伝送システムEを構
築しようと企画した時に既に拡張性のない閉鎖型システ
ムであることが宣言されている。このようにトップ・ダ
ウン的システム設計には既に最上限が存在していること
になる。これより逆にボトム・アップ的システム設計に
は無限の拡張可能性を内包していることが示唆される。
以上に5種類の伝送システムを用いて説明したよう
に、従来の伝送システムの伝送フォーマットは動的に見
えてもその動的範囲には最上限があり、結果的には固定
的であるというのが特徴であったが、これは基幹伝送系
構築に開発主眼が注がれてきたためであり、本体の構築
目的から特に問題はなかった。
〔発明が解決しようとする問題点〕
しかしながら、今後、以上に挙げたような閉鎖型伝送
システムが有機的に結び付けられて構築されるデジタル
通信網により多種多様なデジタル通信サービスを行なお
うとする総合システムの発展を考える時、端末系から見
て、与えられる単一の伝送フォーマットしか許容しない
伝送システムは大へん自由度が低く、これではこの総合
システムに接続が許される端末機器の種類は限られたも
のとならざるを得ないという欠点があった。さらに、こ
の総合システムが無限の拡張可能性を内包した開かれた
システム、「開放型システム」と呼ばれるために必須な
存在である自由なる相互接続可能な各種端末機器の発展
を阻害するものとなり、その結果やはり閉鎖型システム
とならざるを得ないという欠点があった。
本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、各種情報源からのデータの総
合伝送速度が、与えられる伝送路容量から規定される最
大伝送速度以下の範囲内において、受信部の末端までデ
ジタル信号伝送のために最低限必要な物理的基盤である
トランスペアレントな伝送路を構築するために、送信部
に受信部側の受信体制を自由に支配させることのできる
開放型伝送システムを提供することにある。
〔問題点を解決するための手段〕
このような目的を達成するために本発明は、任意の伝
送フォーマットで同期パターン信号をも含んで多重化し
て送られてくる各種のデータ信号とクロック信号のみを
受け付ける伝送システムにおいて、受信部は、第1の結
線情報を固定的に格納する結線情報指示器と、この結線
情報指示器からの指示に従い任意の受信機能回路を生成
実現する回路網とを有し、結線情報指示器は、初期始動
時には第1の結線情報を選び、この第1の結線情報に対
応する回路網の第1の受信機能回路により、予め定めら
れた伝送フォーマット上の規約の下に送信部から次に如
何なる受信機能回路になるべきかを通知してくる第2の
結線情報を受信して格納すると共に、この第2の結線情
報に基づき前記回路網に対し第2の受信機能回路を生成
させその後送られてくる新しい伝送フォーマットに基づ
くデータ信号を前記第2の受信機能回路で受信させるこ
とにより、送信部からの次の指示にも応じられる体制を
有するように回路網を機能させるようにしたものであ
る。
〔作用〕
本発明による構成によれば、送信部側が自由に設定作
成する任意の伝送フォーマットを通してデジタルデータ
信号を受信部に受信させるために、送信部は受信部に対
しどのような受信回路になれば良いのかを通知教授し、
受信部は受信部がもともと保有しているどのような機能
回路構成にもなり得ることのできる機能未決定の回路網
を送信部からの指示通りに結線することにより、送信部
は受信部を送信部の意のままに構築制御することがで
き、この結果任意の伝送フォーマットに対する受信部の
受付接続条件などという概念を無くし、送信部から任意
の受信端末機器系に接続条件無しでアクセスでき、その
結果、各種任意の通信用端末機器を相互接続可能とさせ
る真の開放型伝送システムが得られる。
〔実施例〕
次に、本発明に係わる伝送システムの一実施例につい
て図面を参照して詳細に説明する。第1図はその一実施
例を示す系統図である。本発明の中枢は受信部にあるの
で同図においても受信部を特に示している。本発明によ
る送信部に関する説明は、以下に述べる受信部の説明の
中で現れるフレームフォーマットの中に盛り込まれてい
る。第1図において、1は伝送路復号器、2は回路網、
3は結線情報指示器、4は初期化回路、5は結線情報更
新制御器である。以下、始めに各構成要素の個々の機能
を説明し、その後全体の機能動作について説明する。
伝送路復号器1は1入力3出力形態をしており、伝送
路から送られて来る伝送信号を受信し、その出力におい
てデータ、フレームパルスそしてクロックの3種類の信
号D,F,Cを出力する。このような復号器は例えば局内専
用の信号伝送に実現されており、ここでは特に伝送速度
は特定しない。また、ここでは、伝送路復号器1を1入
力3出力形態としているが、これは本発明を分り易く説
明する導入のためにそのように設定したのであって、フ
レームパルスを導出する同期回路を次に述べる回路網2
の中で生成実現すれば、伝送路復号器1は1入力2出力
となることを予め述べておく。
回路網2は、伝送路復号器1のデータ信号Dならびに
フレームパルス信号F、クロック信号Cを入力として、
結線情報指示器3出力からの結線情報信号に従い、回路
網2がその内部に数多く保有しているナンドゲート素子
回路やフリップフロップ素子回路の入出力端子群を、同
じくその内部に縦横に配置されているマトリクス状布線
に、同じくその内部に数多く配置されているスイッチの
“オン/オフ”制御により結線接続することにより、n
個の端末機器に各々のデータ信号を分配可能とする受信
機能回路ならびに実際それらのデータ信号を出力するた
めのn個の出力端子を有するように構成される。このよ
うな回路網2は1986年9月8日発行の日経エレクトロニ
クス誌No.403の245頁から265頁に掲載されている「ゲー
トアレイと既存PLDのギャップを埋める“LCA"」で開示
されているキシリンクス(xilinx)社の論理セルアレイ
(Logic Cell Array)技術で実現される。
結線情報指示器3は、回路網2に対し、どのような機
能回路となればよいのかを指示する。この指示のための
情報は内部に固定的に格納している基本情報と回路網2
から動的に与えられる情報の2通りがある。従って、結
線情報指示器3には読出モードと書込モードの両者が存
在し、読出モードの過程中に書込モードが実施されるこ
とになる。これを実現するために、結線情報指示器3内
には同じ結線情報指示回路が2つ相対的に配置されてい
る。
第2図は結線情報指示器3の一実施例を示している。
同図において、Xi(以下、iは1からnまでを表すもの
とする)はDフリップフロップ、Yiは出力制御信号OCが
「0」の場合にはDフリップフロップXiの出力をそのま
ま出力し、また「1」の場合にはその出力をハイインピ
ーダンスにするトライステートバッファ回路、Ziは通常
そのレベルが「1」であるリコール信号Rを「0」にし
た時に格納データをDフリップフロップXiへ転送する1
ビットの不揮発性半導体メモリ(NVM)である。以上に
述べた3種類の構成要素に関する機能動作の内、Dフリ
ップフロップXiと不揮発性半導体メモリZiとの連係機能
を実現する周辺回路については、特願昭55−99780号
「不揮発性記憶方法及び装置」、特願昭55−101192号
「不揮発性メモリ方法及び装置」、特願昭56−44190号
「不揮発性のランダム・アクセス記憶装置」等で開示さ
れている技術で実現される。他の機能については既に市
販されているICで実現される。
初期化回路4は電源投入直後の短い時間の間だけ
「0」レベルを出力し、その後は入力信号をそのまま出
力する機能を果たす。
結線情報更新制御器5は、トリガ信号でその状態が反
転させられる1ビットのトグルカウンタの出力により、
与えられる1つの信号を2つの出力線に対し交互に分配
するゲート回路で構成されている。
次に、第1図に示す開放型伝送システムの全体の機能
動作につき、分り易く説明する。電源投入直後、初期化
回路4は結線情報指示器3にレベル「0」のリコール信
号Rを与え、これにより結線情報指示器3は予め不揮発
性メモリZiに格納されているn個のデータを回路網2に
結線情報として与える。なお、以後このn個のデータの
組をパターンと呼び、特に不揮発性メモリZiより供給さ
れるパターンを基本パターンと呼ぶことにする。今、基
本パターンは回路網2に対し第3図に示す受信回路を生
成すると規約する。ある1つのパターンは何らかの機能
を果たす1つの受信回路に一意に対応するので、パター
ンという言葉はこれに対応する受信回路という言葉に同
義語である。基本パターンに対応する受信回路を規約化
したと同様に、さらにこれらに対応する伝送フォーマッ
トを第4図に示すように規約化するものとする。
以上に規約化したパターン、受信回路、伝送フォーマ
ットの順序は、本来、第5図の写像関係に示すように、
伝送フォーマットDF、受信回路RCそしてパターンPの順
序に決められるべきものである。この伝送フォーマット
は、1フレームが(2+n/2)ビットで構成されてお
り、従ってnビットの受信パターンを2フレームで送ら
なければならない場合を示している。フレームフォーマ
ットの構成はフレームの始めより1ビット目Fはフレー
ム同期信号のために与えられており、また2ビット目f
は回路網2のパターンモードを変更するかどうかを受信
部側に知らせるためのフラッグのために与えられてお
り、フラッグが「1」の場合には3ビット目以降フレー
ムの終わりまで受信回路パターン情報S伝送のために用
いられ、また「0」の場合には通常のデータDATA伝送に
用いられる。この時、フラッグが「1」から「0」に変
化したフレームから、新しく更新された受信回路が適用
される。
基本パターンで与えられる受信回路の詳細動作は第3
図に示す各部の回路に対応するタイムチャート群が説明
しており、第3図のD,F,C,d〜kは、第4図(a)〜
(k)に示すD,F,C,d〜kに対応する。要約すれば、フ
ラッグが「1」のフレームに関する結線情報データのみ
を、結線情報更新制御器5が指定する結線情報指示器3
内の結線情報指示回路にバースト的にシフトさせ、入力
された最新結線情報はフラッグが「0」になったフレー
ムから適用されるように構成されている。この時、送信
部側が例えば第7図に示した伝送システムAを実現しよ
うと意図しているならば、この場合に送られてくる最新
結線情報は、回路網2が第6図に示す回路に対応したパ
ターンとなっている。同図において、ブロック6は第3
図に示した受信機能回路と同一のものを流用させてお
り、またブロック7は第8図の回路を表わしている。ブ
ロック6は次の伝送フォーマット変更時のために用いら
れる。第3図に示した回路網2の一実施例である受信回
路は、パターン情報が任意のフレーム長にわたっても変
更不要な回路構成となっているのが特徴である。なお、
伝送フォーマットの変更が基本パターンでよい場合に
は、第1図中の回路網2が出力端子rを利用することが
できる。出力端子rのための回路構成については図示し
ていないが、これについては伝送上の規約を定めれば、
従来のデジタル技術で実現される。さらに、他の方法と
して各種のパターンを予め受信部に準備格納しておき、
送信部から所要のパターンを指定する方法の従来技術で
実現される。
以上に具体的な例を用いて説明したことから理解され
るように、回路網2の柔軟性は、例えば伝送路復号器1
内に含まれているフレーム同期回路や結線情報更新制御
器5そのものを吸収することが可能である。さらに、回
路網2の適用範囲を相手側送信部まで含み、運用上ハン
ドシェイク機構を採用することによりシステム全体の信
頼性の向上を計ることが期待されるなど、本発明の応用
には際限がない。
〔発明の効果〕
以上説明したように本発明は、受信部側に指示信号に
より如何様な機能回路にもなり得る回路網を配置したこ
とにより、送信部側が受信部側に期待する受信機能回路
を構成させることができるので、デジタル信号伝送のた
めの伝送フォーマットについては何らの制限もない真の
意味の開放型伝送システムを構築できるという効果があ
る。
【図面の簡単な説明】
第1図は本発明に係わる伝送システムの一実施例を示す
系統図、第2図は第1図のシステムを構成する結線情報
指示器を示す系統図、第3図は基本パターンに対応して
規約化された受信回路、第4図は基本パターンに対応し
て規約化された伝送フォーマット、第5図は伝送フォー
マット,受信回路,パターンの写像関係を示す説明図、
第6図は結線情報に対する回路網のパターンを例を示す
系統図、第7図,第9図,第11図,第13図は受信部に到
来した受信信号のあるフレームフォーマットを示すタイ
ムチャート、第8図,第10図,第12図,第14図は第7
図,第9図,第11図,第13図のフォーマットに対するブ
ロック系統例を示す系統図、第15図は4種類のフレーム
フォーマットを許容する従来の伝送システムを示す系統
図である。 1……伝送路復号器、2……回路網、3……結線情報指
示器、4……初期化回路、5……結線情報更新制御器。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】任意の伝送形式を示す伝送フォーマットで
    同期パターン信号を含んで多重化して伝送部から送られ
    てくる各種のデータ信号とクロック信号のみを受信部で
    受け付ける伝送システムにおいて、 前記受信部は、第1の結線情報を固定的に格納する結線
    情報指示器と、この結線情報指示器からの指示に従い任
    意の受信機能回路を生成実現する回路網とを有し、 前記結線情報指示器は、初期始動時には前記第1の結線
    情報を選び、この第1の結線情報に対応する前記回路網
    の第1の受信機能回路により、予め定められた伝送フォ
    ーマット上の規約の下に前記伝送部から次に如何なる受
    信機能回路になるべきかを通知してくる第2の結線情報
    を受信して格納すると共に、この第2の結線情報に基づ
    き前記回路網に対し第2の受信機能回路を生成させ、そ
    の後送られてくる新しい伝送フォーマットに基づくデー
    タ信号を前記第2の受信機能回路で受信させることによ
    り、前記回路網の前記伝送部からの次の指示にも応じら
    れる体制を有するように機能させる ことを特徴とする伝送システム。
JP62138243A 1987-06-03 1987-06-03 伝送システム Expired - Lifetime JP2521957B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62138243A JP2521957B2 (ja) 1987-06-03 1987-06-03 伝送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62138243A JP2521957B2 (ja) 1987-06-03 1987-06-03 伝送システム

Publications (2)

Publication Number Publication Date
JPS63302636A JPS63302636A (ja) 1988-12-09
JP2521957B2 true JP2521957B2 (ja) 1996-08-07

Family

ID=15217419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62138243A Expired - Lifetime JP2521957B2 (ja) 1987-06-03 1987-06-03 伝送システム

Country Status (1)

Country Link
JP (1) JP2521957B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0064120B1 (fr) * 1981-04-30 1987-08-26 International Business Machines Corporation Procédé de détermination de la configuration des canaux actifs dans un système de communication multiplex et dispositif de mise en oeuvre dudit procédé

Also Published As

Publication number Publication date
JPS63302636A (ja) 1988-12-09

Similar Documents

Publication Publication Date Title
CA2041222C (en) Pulse width modulated self-clocking and self-synchronizing data transmission telephonic switching system
US4257119A (en) PCM switching system for wide and narrow band signals
US4470139A (en) Switching network for use in a time division multiplex system
US4715032A (en) Method and apparatus for the connection of a closed ring through a telephone exchange
US4916690A (en) Division multiplex packet switching circuit using a circular shift register
EP0830799B1 (en) Programmable data port for atm memory
EP0378122A1 (en) Parallel time slot interchanger matrix and switch block module for use therewith
US4685104A (en) Distributed switching system
CA2070000C (en) Space/time switching element
JP2938294B2 (ja) サブレート制御チャネル交換方式
JP2521957B2 (ja) 伝送システム
US4799216A (en) Distributed switching system
US5353281A (en) Intermittenceless switching system
US4509168A (en) Digital remote switching unit
JPS6331980B2 (ja)
KR920005064B1 (ko) 타임 스위치 장치
JPH0445698A (ja) 信号情報のチャンネル同期交換の方法
EP0085226A2 (en) Switching network for use in a time division multiplex system
US4525831A (en) Interface arrangement for buffering communication information between a transmitting and receiving stage of a time-space-time digital switching system
US4514842A (en) T-S-T-S-T Digital switching network
JP2654027B2 (ja) ディジタルボタン電話装置
CA1121895A (en) Arrangement for conversion of random to fixed data channel format
JP2527994B2 (ja) 通話路導通試験方式
KR900007549Y1 (ko) 디지탈 시리얼 데이타 전송시 속도 변환회로
KR890000843B1 (ko) 타임 스위치의 인워드 동작회로