JPH04124927A - データ保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 連続して入力されるデータの内、正常なデータのみを伝
達するデータ保護回路に関し、連続して入力されるデー
タの内、正常なデータのみを伝達可能とすることを目的
とし、周期的に連続して入力される各入力データに対し
、誤りの有無を検査する誤り検出手段と、誤り検出手段
が正常と判定した最新の入力データを保持する正常デー
タ保持手段と、誤り検出手段が正常と判定した入力デー
タは出力データとして出力し、誤り検出手段が異常と判
定した入力データは出力せず、代わりに正常データ保持
手段に保持済の入力データを出力データとして出力する
データ切替手段とを設ける様に構成する。

〔産業上の利用分野〕

本発明は、連続して入力されるデータの内、正常なデー
タのみを伝達するデータ保護回路に関する。

〔従来の技術〕

第５図は従来あるサービス総合ディジタル網の一例を示
す図である。

第５図においては、端末装置（ＴＥ）１か、サービス総
合ディジタル網舎構成する網終端装置（ＮＴ）２および
加入者線３を経由して加入者回路（ＤＬＣ）４に収容さ
れている。

端末装置（ＴＥ）１からサービス総合ディジタル網に対
しては、所定ビット長を有する呼制御用の各種制御信号
が、一定の周期で連続して送出される。

該各制御信号は、網終端装置（ＮＴ）２、加入者線３お
よび加入者回路（ＤＬＣ）４を経由して、複数の加入者
回路（ＤＬＣ）４に共通に設けられている加入者回路制
御装置（ＤＬＣＣ）５に伝達される。

加入者回路制御装置（ＤＬＣＣ）５は、端末装置（ＴＥ
）１から伝達される各制御信号を、誤りの有無に拘らず
、総てネットワーク（ＮＷ）６を経由してプロセッサ（
ＰＲ）７に伝達する。

プロセッサ（ＰＲ）７は、加入者回路制御装置（ＤＬＣ
Ｃ）５から制御信号を受信する度に、誤りの有無を分析
し、誤りか検出された制御信号は廃棄し、誤りが検出さ
れぬ正常な制御信号のみを対象に、交換処理を実行する
。

〔発明が解決しようとする課題〕

以上の説明から明らかな如く、従来あるサービス総合デ
ィジタル網においては、加入者回路制御装置（ＤＬＣＣ
）５か端末装置（ＴＥ）１から送出された各制御信号を
、誤りの有無に拘らず総てプロセッサ（ＰＲ）７に伝達
し、プロセッサ（ＰＲ）７が伝達された各制御信号に対
して誤りの有無を分析していた為、プロセッサ（ＰＲ）
７の負荷が増大し、プロセッサ（ＰＲ）７の処理能力が
低下する問題があった。

本発明は、連続して入力されるデータの内、正常なデー
タのみを伝達可能とすることを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理を示す図である。

第１図において、ｄ、は周期的に連続して入力される入
力データ、ｄｏは出力データである。

１００は、本発明によるデータ保護回路を構成する誤り
検出手段である。

２００は、本発明によるデータ保護回路を構成する正常
データ保持手段である。

３００は、本発明によるデータ保護回路を構成するデー
タ切替手段である。

〔作用〕

誤り検出手段１００は、周期的に連続して入力される各
入力データｄ１に対し、誤りの有無を検査する。

正常データ保持手段２００は、誤り検出手段１００が正
常と判定した最新の入力データｄ１を保持する。

データ切替手段３００は、誤り検出手段１００が正常と
判定した入力データｄ、は出力データｄ。とじて出力し
、誤り検出手段１００か異常と判定した入力データｄ１
は出力せず、代わりに正常データ保持手段２００に保持
済の入力データｄを出力データｄ０として出力する。

従って、誤りを含む入力データは、出力データから除去
され、誤りを含まぬ正常な入力データのみが出力データ
として出力される為、データの受信側で一々誤りの有無
を分析する必要か無くなり、受信側の処理能力が向上す
る。

〔実施例〕

以下、本発明の一実施例を図面により説明する。

第２図は本発明の一実施例によるサービス総合ディジタ
ル網を示す図であり、第３図は第２図におけるデータ保
護回路の一例を示す図であり、第４図は第２図における
各種信号の一例を示す図である。なお、全図を通じて同
一符号は同一対象物を示す。

第２図においては、本発明の対象となるデータ保護回路
８が加入者回路制御装置（ＤＬＣＣ）５内に設けられて
おり、また第３図においては、第１図における誤り検出
手段１００としてフリップフロップ（ＦＦ）８１が設け
られ、また第１図における正常データ保持手段２００と
してデータメモリ（ＭＥＭ）８２が設けられ、また第１
図におけるデータ切替手段３００としてセレクタ（ＳＥ
Ｌ）８３が設けられている。

第２図乃至第４図において、端末装置（ＴＥ）ｌからは
、前述と同様に、所定ビット長を有する呼制御用の各種
制御信号が、一定の周期で連続して送出され、網終端装
置（ＮＴ）２、加入者線３および加入者回路（ＤＬＣ）
４を経由して加入者回路制御装置（ＤＬＣＣ）５に伝達
される。

第４図においては、加入者回路制御装置（ＤＬＣＣ）５
に伝達される各種制御信号が、入力データｄ１として示
されている。

入力データｄ１は、一定周期を有するフレームＦ（個々
のフレームをＦ　Ｉ　、Ｆ　２　、・・・と称する、以
下同様）毎に伝達される同期信号Ｓと、所定長のデータ
とから構成されている。以後各フレームＦ１、Ｆ２、・
・・に伝達される同期信号Ｓおよびデータから構成され
る入力データを、それぞれｄ　ＩＩ、ｄ１４、・・・と
称する。

なお同期信号Ｓは、論理“０”に設定されているフレー
ムＦは同期が確立されており、データに誤りが無いこと
を示し、論理“１”に設定されいるフレームＦは同期が
確立されておらず、データに誤りが存在することを示す
。

第４図に示される入力データｄ、においては、フレーム
Ｆ、およびＦ、は同期か確立しており、同期信号ＳＩお
よびＳ、が論理“０”に設定されており、フレームＦ２
は同期が確立しておらず、同期信号Ｓ、が論理“１”に
設定されているものとする。

加入者回路制御装置（ＤＬＣＣ）５は、周期的に伝達さ
れる入力データｄ、を、データ保護回路８に伝達する。

データ保護回路８においては、フリップフロップ（ＦＦ
）８１が入力データｄ１をデータ端子りに入力され、ま
た入力データｄ１の同期信号Ｓに同期したクロック信号
ｃｉｋをクロック端子ＣＫに入力されることにより、入
力データｄ、の各同期信号Ｓを保持し、出力端子Ｑから
出力する同期検出信号ｑの論理値を、保持した同期信号
Ｓと同一に設定し、データメモリ（ＭＥＭ）８２および
セレクタ（ＳＥＬ）８３に伝達する。

第４図においては、フレームＦ１およびＦ、においては
同期検出信号ｑが論理“０″に設定され、フレームＦ、
においては同期検出信号ｑが論理“１”に設定されるこ
とを示す。

一方データメモリ（ＭＥＭ）８２は、フリップフロップ
（ＦＦ）８１から伝達される同期検出信号ｑが論理“０
″に設定されている場合には、書込端子Ｗから入力され
る出力データｄ０を蓄積・保持するが、同期検出信号ｑ
が論理“１”に設定されている場合には、出力データｄ
。を蓄積することは無く、蓄積・保持法の出力データｄ
。を、保持データｄ、とじて読出端子Ｒから出力する。

またセレクタ（ＳＥＬ）８３は、フリップフロップ（Ｆ
Ｆ）８１から伝達される同期検出信号ｑが論理“０”に
設定されている場合には、入力端子（０）から入力され
る入力データｄ、を出力データｄ０として出力するが、
同期検出信号ｑが論理“１”に設定される場合には、入
力端子（１）から入力される保持データｄ、を出力デー
タｄ０として出力する。

フレームＦ１においては、同期検出信号ｑが論理“０”
に設定される為、セレクタ（ＳＥＬ）８３は、入力端子
（０）に入力される入力データｄ１１を出力データｄ０
として出力し、またデータメモリ（ＭＥＭ）８２は、セ
レクタ（ＳＥＬ）８３から出力データｄ０として出力さ
れた入力データｄ　ＩＩを蓄積・保持する。

次にフレームＦ２においては、同期検出信号ｑか論理“
１”に設定される為、データメモリ（ＭＥＭ）８２はフ
レームＦ、において蓄積・保持法の同期信号Ｓ１および
ビット列す、を、保持データｄ、とじて読出端子Ｒから
出力し、またセレクタ（ＳＥＬ）８３は、入力端子（０
）に入力される、入力データｄ１２を出力データｄ０と
して出力せず、代わりにデータメモリ（ＭＥＭ）８２か
ら入力端子（１）に保持データｄ、とじて入力される入
力データｄ＋＋を出力データｄ０として出力する。なお
同期検出信号ｑが論理“１”に設定されるフレームＦ２
においては、データメモリ（ＭＥＭ）８２はセレクタ（
ＳＥＬ）８３から出力データｄ０として出力される入力
データｄｎを蓄積・保持しない。

更にフレームＦ３においては、同期検出信号ｑが論理“
０”に設定される為、セレクタ（ＳＥＬ）８３は、入力
端子（０）に入力される入力データｄ＋ａを出力データ
ｄ。とじて出力し、またデータメモリ（ＭＥＭ）８２は
、セレクタ（ＳＥＬ）８３から出力データｄ０として出
力される入力データｄ　Ｈを蓄積・保持する。

以上によりデータ保護回路８からは、同期が確立済のフ
レームＦ１およびＦ、に伝達された入力データ（１１１
およびｄ　１３には誤りが含まれぬと判定し、出力デー
タｄ０として出力されるが、同期か非確立のフレームＦ
２に伝達された入力データｄ１２には誤りが含まれると
判定し、出力データｄ０として出力せず、代わりに直前
のフレームＦ、に伝達された誤りの無い入力データｄ１
□が出力データｄ０として出力されることとなり、その
結果出力データｄ０からは、誤りを含む入力データｄ　
１２が除去される。

データ保護回路８から出力される出力データｄ。は、ネ
ットワーク（ＮＷ）６を経由してプロセッサ（ＰＲ）７
に伝達される。

プロセッサ（ＰＲ）７は、加入者回路制御装置（ＤＬＣ
Ｃ）５から伝達される出力データｄ０には誤りが含まれ
ぬ為、誤りの分析処理を行うこと無く、直ちに交換処理
を実行する。

以上の説明から明らかな如く、本実施例によれば、加入
者回路制御装置（ＤＬＣＣ）５は端末装置（ＴＥ）１か
ら送出される各種制御信号（入力データｄ１）をデータ
保護回路８により分析し、同期が確立されており、誤り
が含まれぬと判定された入力データｄｌｌおよびｄＢの
みをプロセッサ（ＰＲ）７に伝達し、同期が確立されて
おらず、誤りが含まれると判定された入力データｄ　１
２は除去される為、プロセッサ（ＰＲ）７は伝達された
各種制御信号（出力データｄ０）に対して誤りの分析を
行う必要か無くなり、負荷が軽減される。

なお、第２図乃至第４図はあく迄本発明の一実施例に過
ぎず、例えば入力データｄ１および誤り検出手段１００
は図示されるものに限定されることは無く、他に幾多の
変形が考慮されるが、何れの場合にも本発明の効果は変
わらない。また本発明の対象となるデータ保護回路は、
サービス総合ディジタル網の加入者回路制御装置（ＤＬ
ＣＣ）５に設けられるものに限定されることは無（、他
に幾多の変形が考慮されるが、何れの場合にも本発明の
効果は変わらない。

〔発明の効果〕

以上、本発明によれば、誤りを含む入力データは、出力
データから除去され、誤りを含まぬ正常な入力データの
みが出力データとして出力される為、データの受信側で
一々誤りの存無を分析する必要が無くなり、受信側の処
理能力が向上する。

【図面の簡単な説明】

第１図は本発明の原理を示す図、第２図は本発明の一実
施例によるサービス総合ディジタル網を示す図、第３図
は第２図におけるデータ保護回路の一例を示す図、第４
図は第２図における各種信号の一例を示す図、第５図は
従来あるサービス総合ディジタル網の一例を示す図であ
る。 図において、１は端末装置（Ｔ、Ｅ）　、２は網終端装
置（ＮＴ）、３は加入者線、４は加入者回路（ＤＬＣ）
、５は加入者回路制御装置（ＤＬＣＣ）、６はネットワ
ーク（ＮＷ）、７はプロセッサ（ＰＲ）、８はデータ保
護回路、８１はフリップフロップ（ＦＦ）、８２はデー
タメモリ（ＭＥＭ）、８３はセレクタ（Ｓ　Ｅ　Ｌ）、
１００は誤り検出手段、２００は正常データ保持手段、
３００本免明 よ５サー「°スフ惟汗ティシ　フッ１損第　２図 荊２図にわ゛ける〒パ−タ尿護回路 第３図 第２図にｂ・け６．ン４、樟１言弓 第Ａ図 促来あ６サ ビス総合ディジクル網 第５図

Claims (1)

1. 【特許請求の範囲】 周期的に連続して入力される各入力データ（ｄ＿１）に
   対し、誤りの有無を検査する誤り検出手段（１００）と
   、 前記誤り検出手段（１００）が正常と判定した最新の前
   記入力データ（ｄ＿１）を保持する正常データ保持手段
   （２００）と、 前記誤り検出手段（１００）が正常と判定した前記入力
   データ（ｄ＿１）は出力データ（ｄ＿０）として出力し
   、前記誤り検出手段（１００）が異常と判定した前記入
   力データ（ｄ＿１）は出力せず、代わりに前記正常デー
   タ保持手段（２００）に保持済の入力データ（ｄ＿１）
   を出力データ（ｄ＿０）として出力するデータ切替手段
   （３００）とを設けることを特徴とするデータ保護回路
   。