JPH0242273B2 - - Google Patents

Info

Publication number
JPH0242273B2
JPH0242273B2 JP58178281A JP17828183A JPH0242273B2 JP H0242273 B2 JPH0242273 B2 JP H0242273B2 JP 58178281 A JP58178281 A JP 58178281A JP 17828183 A JP17828183 A JP 17828183A JP H0242273 B2 JPH0242273 B2 JP H0242273B2
Authority
JP
Japan
Prior art keywords
synchronization
sync
circuit
output
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58178281A
Other languages
English (en)
Other versions
JPS6072363A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP58178281A priority Critical patent/JPS6072363A/ja
Publication of JPS6072363A publication Critical patent/JPS6072363A/ja
Publication of JPH0242273B2 publication Critical patent/JPH0242273B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/22Arrangements for supervision, monitoring or testing
    • H04M3/26Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
    • H04M3/28Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor
    • H04M3/30Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for subscriber's lines, for the local loop
    • H04M3/302Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for subscriber's lines, for the local loop using modulation techniques for copper pairs
    • H04M3/303Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for subscriber's lines, for the local loop using modulation techniques for copper pairs and using PCM multiplexers, e.g. pair gain systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、加入者交換機におけるデイジタル加
入者線の同期はずれ検出方式に関するものであ
る。
〔発明の背景〕
通信網においては、中継線および中継・加入者
交換機のデイジタル化が進んでいる。更に、近
年、従来の電話サービスに加え、フアクシミリ通
信,データ通信等の非電話サービスを統一的に扱
うためのサービス統合デイジタル網(ISDN)の
構築が図られている。そのために加入者線上にも
デイジタル伝送を行い、端末相互間についても1
つのデイジタルリンクを実現するべく研究、開発
が行われている。
このようなデイジタル伝送が行われる加入者線
および端末を収容する加入者交換機のソフトウエ
アは、呼の制御または障害処理のために、デイジ
タル加入者線の同期はずれ情報を把握しているこ
とが必要である。
この種の伝送路の同期はずれ情報の通知方法と
しては、伝送路対応に同期正常,同期はずれを示
すポイント(例えばフリツプフロツプによるも
の)を持たせ、これをソフトウエアによつて定期
的に走査するというものが一般的であつた。
第1図は、従来の同期はずれ検出方式の一例に
よる加入者交換機の関連部分のブロツク図であ
る。
ここで、m本の各伝送路4に対応して、通話路
装置2に設けられた各同期状態監視回路5(# 1
〜# m)は、それぞれ対応する伝送路4の同期正
常,同期はずれを監視しており、その結果を同期
はずれ通知リード3に出力する。制御装置1のソ
フトウエアは、それを定期的に走査して同期はず
れ情報を把握することができる。
しかしながら、通話路装置2,制御装置1間の
インタフエースバス幅は通常10〜30ビツト程度で
あるので、これよりも上記mの数が大となる場合
には、同期はずれ通知リード3の走査は、何回か
に分割して行わなければならない。従来の中継伝
送路または装置間伝送においてはこのmの数は
高々100程度であつたので、上記の同期はずれ検
出および同通知について特に問題はなかつた。
しかし、一般に加入者交換機におけるデイジタ
ル加入者線の数は最大で数千が想定されるので、
上記したような従来の同期はずれ検出方式をデイ
ジタル加入者線に対して適用しようとすると、上
記の走査処理だけでもソフトウエアの処理負担が
大きく増加することになる。
更に、デイジタル加入者線のインパルス的な雑
音や切断、再呼等により、瞬断的な同期はずれが
発生することがあるため、同期保護をとつた上
で、真に処理が必要な同期はずれであるか否かの
判定をもしなければならない。これをソフトウエ
アによつて行えば、実に呼処理能力が低下するこ
とになる。
〔発明の目的〕
本発明の目的は、上記した従来技術の欠点をな
くし、通話路装置内のハードウエアで同期はずれ
の生じたデイジタル加入者線を検出してソフトウ
エアに通知することにより、デイジタル加入者線
の同期はずれ検出に要するソフトウエアの処理負
担を軽減し、呼処理能力の低下を防ぐことができ
る同期はずれ検出方式を提供することにある。
〔発明の概要〕
本発明に係る同期はずれ検出方式の構成は、端
末との間のデータの送受をデイジタル伝送によつ
て行うためのデイジタル加入者線を通話路装置に
収容し、その交換接続を制御装置の制御によつて
行う加入者交換機において、各デイジタル加入者
線ごとに同期状態を監視する同期状態監視回路
と、その監視出力について一定周期でザンプリン
グを行い、同期はずれ状態が規定回数だけ連続し
て検出されたときに、これを同期はずれとして判
定・検出する同期はずれ検出回路と、その検出出
力のラストルツクを記憶しておく同期はずれラス
トルツク記憶回路と、同記憶回路および上記同期
はずれ検出回路の両出力により、同期正常状態か
ら同期はずれ状態への変化検出を行う同期はずれ
イベント検出回路と、その出力によつて入力が制
御されるハードキユーとを有し、上記デイジタル
加入者線の同期はずれ情報を制御装置およびソフ
トウエアに対して上記ハードキユーを介して通知
するようにしたものである。
なお、上記同期はずれ検出回路は、上記同期状
態監視回路の監視出力について行う同期はずれ検
出のためのサンプリングの周期よりも短かい周期
で、上記監視出力を監視し、同期正常の場合には
リセツトするようにし、呼の過渡状態等によつて
起りうる同期はずれの誤検出を防止しようとする
ものである。
〔発明の実施例〕
以下、本発明の実施例を図に基づいて説明す
る。
第2図は、本発明に係る同期はずれ検出方式の
一実施例による加入者交換機の関連部分のブロツ
ク図、第3図は、その主要部の詳細ブロツク図、
第4図は、そのタイムチヤートである。
ここで、10は、加入者交換機の制御装置、2
0は、同通話路装置、30は、同期はずれ通知リ
ード、40は、デイジタル加入者線、50は、同
期状態監視回路(# 1〜# m)、60は、同期は
ずれ検出回路、61は、その多重化回路、62,
66は、同リセツト用のアンドおよびオアゲー
ト、63は、同じく同期はずれ検出用の一時記憶
メモリ、64は、同リタイミング用のフリツプフ
ロツプ、65は、同じく同期はずれ検出用のアン
ドゲート、70は、同期はずれラストルツク記憶
回路、71は、そのラストルツクメモリ、72
は、同リタイミング用のフリツプフロツプ、80
は、同期はずれイベント検出回路(例えばアンド
ゲート)、90は、ハードキユー(例えば先入れ
先出しメモリ)である。
まず、第2図によつて本方式の概要を説明す
る。
各デイジタル加入者線40(m本)の同期状態
は、各対応する同期状態監視回路50(# 1〜#
m)によつて監視されている。
この各同期状態監視回路50の監視出力は、同
期状態検出回路60へ送出され、同期はずれ検出
回路60では、m本の入力を時分割多重してT1
秒ごとにサンプリングをし、n回(そのシステム
として規定されているもの)連続して同期はずれ
状態の場合に、そのデイジタル加入者線40を同
期はずれと判定し、その情報を同期はずれラスト
ルツク記憶回路70へ送出する。なお、これら両
回路60,70は、複数のデイジタル加入者線4
0(m本)について共通に処理するもので、メモ
リを用いた多重処理を行うようにしている。
続いて、上記両回路60,70の各出力(後者
は前者に対して1サンプリング前のもの)は、同
期はずれインベント回路80に入力され、同回路
80は、上記各出力に相違があつた場合にのみイ
ベントと認め、該当するデイジタル加入者線40
の番号をハードキユー90へ入力する。
このハードキユー90の出力が同期はずれ通知
リード30へ送出され、ソフトウエアは、制御装
置10を介して定期的に走査する。一般に、同期
はずれが発生する確率は極めて低いので、ソフト
ウエアは、通常、1回の走査だけでハードキユー
90が空であることを確認する処理を行うだけで
済む。
なお、上述のサンプリング周期T1および同期
はずれ判定の連続回数nは、システムとして要求
される同期はずれ検出の検出時間と、デイジタル
加入者線40の瞬断等の時間長,頻度とに応じて
最適な値が採用される。
次に、第3図,第4図によつて更に具体的な動
作について説明する。
各同期状態監視回路50の出力104は、同期
はずれのとき“1”、同期正常のとき“0”の論
理信号であり、多重化回路61で時分割多重化さ
れ、その出力105として、同期はずれ検出のサン
プリング周期T1秒を与えるタイミング信号10
0で、一時記憶メモリ63に取り込まれる(第4
図の時点A)。なお、上記周期T1秒はデイジタル
加入者線の瞬断,フツキングに対して充分に長い
値(例えば1秒)が設定される。
一時記憶メモリ63に上記出力105が取り込
まれてからT1秒が経過した時(第4図の時点
B)、アンドゲート65の出力107に同期はず
れ検出パルスが発生する。
このパルスが発生した時点でラストルツクメモ
リ71の記憶出力108(前回のサンプリング時
点における同期はずれ検出結果)が同期正常(論
理“0”)の場合には、同期はずれイベント検出
回路(アンドゲート)80により、その出力10
9にハードキユー(先入れ先出しメモリ)90の
書込みクロツクが発生する。この書込みクロツク
によつて該当する同期はずれの加入者番号がハー
ドキユー90に積み込まれる。
また、ラストルツクメモリ71は、第4図の時
点Cで同期正常から同期はずれに書き換えられ以
降(例えば第4図の時点G)における同一デイジ
タル加入者線に関する同期はずれキユーの発生が
起らぬようにする。すなわち、同期正常から同期
はずれキユーが発生するようになつている。
ハードキユー90は、ソフトウエアからの走査
で発生する読出しクロツク103により、その内
部データ(同期はずれのデイジタル加入者番号)
を出力する。
以上により、デイジタル加入者線の同期はずれ
検出およびハードキユー90によるソフトウエア
への通知が実現される。
ところで、加入者が通話終了(切断)後に直ち
に再発呼した場合には、切断,発呼の際の加入者
線ループのオン・オフと同期状態のタイムラグに
より、同期状態監視回路50の出力104は第4
図中に破線で示すように変化することがある。こ
れは、時点Dで切断が、また時点Eで再発呼が発
生した場合を示している。なお、上記切断後、加
入者線のループがなくなつた時点Fでは、同期状
態監視回路50の出力104が同期正常に復帰し
ている。
このような場合には、第4図から容易に類推す
ることができるように、本来、デイジタル加入者
線40の同期状態は正常であるにもかかわらず、
呼の過渡状態における誤つた同期はずれ情報をハ
ードキユー90に積んでしまうことがある。
この同期はずれの誤検出を防止するために設け
られているのが、第3図におけるT2秒ごとのリ
セツトパルス101である。
このリセツトパルス101は、アンドゲート6
2およびオアゲート66を通して、一時記憶メモ
リの入力105が正常(論理“0”)の場合に一
時記憶メモリ63をリセツトすることにより、同
期はずれ検出回路60をT2秒ごとにリセツトす
るものである。このリセツトタイミングT2秒は
サンプリング周期T1秒に比べて充分に小さい値
(例えば2.5ms)に設定され、上記のような同期
はずれ情報の誤検出を防止することが可能とな
る。
〔発明の効果〕
以上、詳細に説明したように、本発明によれ
ば、デイジタル加入者線を収容した加入者交換機
において、その同期はずれ検出に要するソフトウ
エアの処理負担を軽減し、呼処理能力の低下を防
止するという顕著な効果が得られる。
【図面の簡単な説明】
第1図は、従来の同期はずれ検出方式の一例に
よる加入者交換機の関連部分のブロツク図、第2
図は、本発明に係る同期はずれ検出方式の一実施
例による加入者交換機の関連部分のブロツク図、
第3図は、その主要部の詳細ブロツク図、第4図
は、そのタイムチヤートである。 10……制御装置、20……通話路装置、30
……同期はずれ通知リード、40……デイジタル
加入者線、50……同期状態監視回路、60……
同期はずれ検出回路、70……同期はずれラスト
ルツク記憶回路、80……同期はずれイベント検
出回路、90……ハードキユー。

Claims (1)

  1. 【特許請求の範囲】 1 端末との間のデータの送受をデイジタル伝送
    によつて行うためのデイジタル加入者線を通話路
    装置に収容し、その交換機能を制御装置の制御に
    よつて行う加入者交換機において各デイジタル加
    入者線ごとに同期状態を監視する同期状態監視回
    路と、その監視出力について一定周期でサンプリ
    ングを行い、同期はずれ状態が規定回数だけ連続
    して検出されたときに、これを同期はずれとして
    判定・検出する同期はずれ検出回路と、その検出
    出力のラストルツクを記憶しておく同期はずれラ
    ストルツク記憶回路と、同記憶回路および上記同
    期はずれ検出回路の両出力により、同期正常状態
    から同期はずれ状態への変化検出を行う同期はず
    れイベント検出回路と、その出力によつて入力が
    制御されるハードキユーとを有し、上記デイジタ
    ル加入者線の同期はずれ情報を制御装置およびソ
    フトウエアに対して上記ハードキユーを介して通
    知するようにすることを特徴とする同期はずれ検
    出方式。 2 特許請求の範囲第1項記載のものにおいて同
    期はずれ検出回路は、同期状態監視回路の監視出
    力について行う同期はずれ検出のためのサンプリ
    ングの周期よりも短かい周期で、上記監視出力を
    監視し、同期正常の場合にはリセツトするように
    したものである同期はずれ検出方式。
JP58178281A 1983-09-28 1983-09-28 同期はずれ検出方式 Granted JPS6072363A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58178281A JPS6072363A (ja) 1983-09-28 1983-09-28 同期はずれ検出方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58178281A JPS6072363A (ja) 1983-09-28 1983-09-28 同期はずれ検出方式

Publications (2)

Publication Number Publication Date
JPS6072363A JPS6072363A (ja) 1985-04-24
JPH0242273B2 true JPH0242273B2 (ja) 1990-09-21

Family

ID=16045721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58178281A Granted JPS6072363A (ja) 1983-09-28 1983-09-28 同期はずれ検出方式

Country Status (1)

Country Link
JP (1) JPS6072363A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01288047A (ja) * 1988-05-13 1989-11-20 Matsushita Electric Ind Co Ltd 端末状態監視方法
GB2566948B (en) * 2017-09-27 2020-04-08 British Telecomm Fault analysis device

Also Published As

Publication number Publication date
JPS6072363A (ja) 1985-04-24

Similar Documents

Publication Publication Date Title
EP0448232B1 (en) Burst time division multiplex interface for integrated data link controller
US5422876A (en) Out-of-band loopback control scheme
US4569062A (en) Interface circuit for interfacing between asynchronous data in start/stop format and synchronous data
US4736377A (en) Method for determining reliability of high speed digital transmission by use of a synchronized low speed side channel
US5077735A (en) Method and an apparatus for mutually converting different signaling systems
EP0404063B1 (en) Subscriber line interface circuit in a switching system
US4323790A (en) Elastic storage and synchronization control apparatus for use in a telephone switching system
US4071704A (en) Service generator checking apparatus
EP0248989A2 (en) Communication bit pattern detection circuit
US4805171A (en) Unitary PCM rate converter and multiframe buffer
US4110562A (en) Service generator for generating a plurality of tones
US4195206A (en) Path test apparatus and method
JPH0715474A (ja) データ伝送方法及び装置
US6778503B1 (en) Automated line signal processing
EP0033337B1 (en) Digital loop synchronization circuit
US5046074A (en) Synchronization method and synchronization recovery devices for half-duplex communication
EP0308450B1 (en) Jitter control in digital communications links
JPH0242273B2 (ja)
US4479212A (en) Conference circuit
US4172214A (en) Integrated message accounting system
US6587478B1 (en) Cell interleaving method in ATM switching system
JPH04124927A (ja) データ保護回路
KR0134481B1 (ko) 프레임 동기 신호의 에러 검출 및 표시회로
US5999615A (en) Telephone exchange system and switching connection method improved in efficiency for long-distance calling
JP2883391B2 (ja) 中継線の一時障害救済方式