KR0134481B1

KR0134481B1 - 프레임 동기 신호의 에러 검출 및 표시회로

Info

Publication number: KR0134481B1
Application number: KR1019940018238A
Authority: KR
Inventors: 곽재봉
Original assignee: 박성규; 대우통신주식회사
Priority date: 1994-07-27
Filing date: 1994-07-27
Publication date: 1998-04-27
Also published as: KR960006404A

Abstract

본 발명은 두 개의 이상의 종합 정보 통신망 접속 방식의 모듈러(ISDN Oriented Modulo : IOM2) 버스가 하나의 보드상에 접속될 때에 두 개 이상의 버스상에서 발생되는 프레임 동기 신호의 에러를 검출하고 표시하는 프레임 동기신호의 에러 검출 및 표시회로에 관한 것으로, 종래의 기술에 있어서는 DECT 무선 기지국에는 두 개 이상의 IOM2 버스상에서 오동작을 할 경우에 그들간에서 발생되는 신호들의 현재 상태를 검출하고 표시하는 장치가 구비되어 있지 않아, 만일 오동작이 발생하는 경우 어느 부분에서 장애가 발생하였는지 알 수가 없었으나, 본 발명에서는 IOM2 버스상에서 각각의 IOM2 버스의 데이터 클록 신호를 이용하여 상대편의 프레임 동기 신호의 이상상태를 검출하고 표시함으로써 프레임 동기 신호의 이상상태를 용이하게 알 수 있으므로 상술한 결점을 개선시킬 수 있는 것이다.

Description

프레임 동기 신호의 에러 검출 및 표시회로

제 1 도는 본 발명에 따른 프레임 동기 신호의 에러 검출 및 표시회로를 나타낸 상세 회로도.

제 2 도(A) 내지 (N)은 제 1도의 각부에 대한 프레임 동기신호의 정상 및 비정상상태를 나타내는 타이밍도.

* 도면의 주요부분에 대한 부호의 설명 *

10,14 : 제1, 제2 IOM2 버스 유니트

12,16 : 제1, 제2 프레임 동기 리세트 신호 생성부

18,20 : 제1, 제2 데이터 클록 카운팅부

22,24 : 제1, 제2 데이터 에러상태 감지부

26,28 : 제1, 제2 데이터 에러상태 표시부

30, 32 : 제1, 제2 데이터 에러 발생 기록부

34,36 : 제1, 제2 데이터 에러 횟수 기록부

50,60 : 제1, 제2 데이터 상태 검출 및 표시 유니트

70 : 고주파 클록 생성부

100 : DCL1에 의한 FSC2의 이상상태 검출 및 표시 회로 블록

200 : DCL2에 의한 FSC1의 이상상태 검출 및 표시 회로 블록

본 발명은 종합 정보 통신망(Integrated Services Digital Network: ISDN) 교환기에 유럽의 원격통신 표준 위원회에서 규정한 유럽의 개인 휴대 통신에 관한 규격인 덱트(Digital European Codeless Telecommunication : DECT) 방식의 무선접속방식을 사용할 때의 DECT 무선 기지국과 ISDN 교환기와의 접속장치에 관한 것으로, 특히 두 개 이상의 종합 정보 통신망 접속 방식의 모듈러 (ISDN Oriented Modulo : IOM2) 버스가 하나의 보드상에 접속될 때에 두 개 이상의 버스상에서 발생되는 프레임 동기 신호의 에러를 검출하고 표시하는 프레임 동기신호의 에러 검출 및 표시회로에 관한 것이다.

ISDN 교환기와의 접속을 위해서는, U 인터페이스와의 접속을 위해 ISDN 통신 콘트롤러가 사용되고, U 인터페이스를 통한 정보 전송에 있어서 D채널 처리를 위한 D채널 콘트롤러, B채널 처리를 위한 B채널 콘트롤러가 IOM2 버스 형태로 접속된다.

교환기에서의 음성 데이터는 펄스 코드 변조(PCM) 형태의 신호로 처리되기 때문에, DECT 무선 기지국에서 교환기로 전달되는 음성 데이터는 64Kbps PCM 데이터이어야 한다. 그러나, DECT에서 규정하고 있는 음성 코딩 방식은 32Kbps 적응 펄스 코드 변조(ADPCM)방식이기 때문에, 무선 기지국과 단말기간의 음성정보는 ADPCM으로 처리된다. 그러므로 만일 64Kbps의 음성을 이용하는 경우에는 알려진 IOM2 버스의 이용에 문제가 없으나, DECT 무선 기지국과 휴대용 전화기 사이의 접속이 무선으로 연결되고, 무선 채널의 사용 효율을 높이기 위해 음성을 32Kbps ADPCM 방식을 이용하는 DECT 방식의 무선 기지국간을 접속할 경우에는 알려진 IOM2 버스의 신호 형태를 그대로 사용할 수가 없다.

즉, 지금까지 한 가입자의 음성정보는 하나의 B채널을 통해 전달할 수 있었으나, DECT 방식에서와 같이 32Kbps ADPCM 음성 부호화 방식을 이용하여 하나의 B채널내에 두 사람의 가입자 정보를 전달하는 등의 처리를 하게될 경우, 두 가입자에 대한 음성 정보를 하나의 B채널내에 결합시켜서 전송하거나 또는 하나의 B채널을 통해 전송되는 두 사람의 음성정보를 각기 분리해내는 등의 처리를 하기 위해서는 기존의 단순한 IOM2 버스의 클록 신호만으로는 처리가 불가능하다. 이로인해 DECT 무선 기지국에서는 한 보드내에 2개 이상의 IOM2 버스를 사용하게 되었다.

그런데, DECT 무선 기지국에는 두 개 이상의 IOM2 버스상에서 오동작을 할 경우에 그들간에서 발생되는 신호들의 현재 상태를 검출하고 표시하는 장치가 구비되어 있지 않아, 만일 오동작이 발생하는 경우 어느 부분에서 장애가 발생하였는지를 알 수가 없었다.

따라서 본 발명의 목적은 두개 이상의 IOM2 버스상에서 각각 제공되는 데이터 클록 신호를 이용하여 상대편의 프레임 동기 신호의 동작 이상 상태를 검출하고 표시하는 프레임 동기신호의 에러 검출 및 표시회로를 제공하는데 있다.

본 발명에 따르면, 제1, 제2 IOM2 버스 유니트상에서 발생되는 각각의 IOM2 버스의 데이터 클록 신호(DCL1, DCL2)를 이용하여 상대편의 프레임 동기 신호(FSC2, FSC1)의 이상상태를 검출하고 표시하는 회로로서, 상기 IOM2 버스 유니트상에서 발생되는 프레임 동기신호를 수신하여 상기 데이터 클록 신호의 처음 클록부터 사용하기 위해 프레임 동기신호보다 좁은 펄스 폭을 갖는 프레임 동기 신호 리세트용 신호(FSC_FC 및 FSC2_FC)를 각기 생성하는 제1, 제2 프레임 신호 생성수단과; 상기 프레임 동기 리세트용 신호(FSC1_FC)에 의거하여 제2 IOM 버스 유니트로부터의 상기 데이터 클록신호(DCL2)를 카운팅하고, 그에 대응하는 데이터를 발생하며, 상기 프레임 동기 리세트용 신호(FSC2_FC)에 의거하여 상기 제1 IOM2 버스 유니트로 부터의 상기 데이터 클록 신호(DCL1)를 카운팅하고, 그에 대응하는 데이트롤 각기 발생하는 제1, 제2 데이터 클록 카운팅 수단과; 상기 클록 카운팅 수단에서 각기 발생되는 데이터에 응답하여 상기 프레임 동기 신호의 정상 또는 비정상을 각기 검출하고 표시하며, 기록하는 프레임 동기 신호의 에러검출 및 표시수단을 포함한다.

이하에서는 첨부한 도면을 참조하여 본 발명의 실시예가 상세히 설명된다. 제 1 도를 참조하면, 제 1도는 본 발명에 따른 프레임 동기신호의 검출 및 표시회로의 일 실시예를 나타내는 블록도이며, 제 2 도(A) 내지 (N)은 제 1도 각부에 대한 프레임 동기신호의 정상 및 비정상 상태를 나타내는 타이밍도이다.

제 1도 및 제 2 도를 참조하면, 도시된 바와 같이 본 발명의 회로는 예를 들어, 두 개의 제1, 제2 IOM2 버스 유니트(10,14)가 하나의 보드상에 존재한다고 가정하고, 제 1 IOM2 버스 유니트로부터 발생되는 어떤 신호를 이용하여 제2 IOM2 버스 유니트에서 발생되는 어떤 신호상태를 감시하도록 구성되어, 그들간에서 이상동작이 발생하는 경우에는 에러 감지회로(22,24)를 통해 그의 이상상태를 검출하며, 동시에 그의 이상상태를 표시회로(26,28)를 통해 나타낸다.

제1, 제2 IOM2 버스 유니트(10,14)에는 IOM2 버스 마스터 및 슬레이브 콘트롤러가 각기 포함되며, 이들 버스는 교환기로부터 수신되는 데이터를 D채널과 B채널로 분리하여 단말기 또는 무선 기지국내의 다른 장치로 하향신호 처리할 수도 있고, 또한 단말기 또는 무선 기지국의 다른 장치로부터의 데이터를 교환기로 상향 신호처리할 수도 있다.

IOM2 버스는 터미널 모드 또는 넌 터미널 모드중의 하나로 설정할 수 있는데, 본 발명에서는 터미널 모드로 설정한다. 터미널 모드에서, IOM2 버스는 통상 0.1.2 세개의 채널을 포함한다. 만일, IOM2 버스상에 D채널 콘트롤러가 하나인 경우에는 그 중 0채널의 B,D채널을 이용하여 데이터를 송수신하도록 되어 있다. 또한 이들 버스간에는 4개의 신호 라인들, 즉 프레임 동기신호(FSC), 데이터 클록신호(DCL), 상향 전송 데이터(DUP) 및 하향 전송 데이터(DDN) 라인들로 구성된다. IOM2 버스의 터미널 모드에서의 한 프레임의 길이는 125usec 이고, 각각의 프레임의 구분은 프레임 동기신호에 의해 구분된다.

데이터 클록 신호는 한 프레임내에 192개가 발생되고 상방향 및 하방향으로의 각각의 데이터는 두 개의 데이터 클록마다 한 비트씩 전송되도록 되어 있어, 한 프레임내에서 최대 전송할 수 있는 데이터량은 96비트이다.

그러나 96비트 모두를 정보 전송용으로 사용하지는 않고 2B + D의 경우 B채널을 이용하여 음성정보를 송수신하도록 되어 있고, D채널을 이용하여 각종 정보, 즉 접속에 필요한 정보 및 기타 시스템 콘트롤용 정보를 전송하는 식으로 이루어진다.

제1 IOM2 버스 유니트(10)에서 발생되는 신호는 FSC1, DCL1이고, 제2 IOM2 버스 유니트(14)에서 발생되는 신호는 FSC2, DCL2라고 가정하면, 본 발명은 크게 두 블록, 즉 DCL1에 의한 FSC2의 이상상태 검출 및 표시 회로 블록(100)과, DCL2에 의한 FSC1의 이상상태 검출 및 표시 회로 블록(200)으로 분류할 수 있다.

각각의 블록(100,200)은 프레임 동기신호를 기준으로하여 지속시간이 짧은 프레임 동기신호를 생성하는 제1, 제2 프레임 동기 리세트 신호 생성부(12,16), 이 생성된 프레임 동기 리세트 신호(FSC1_FC,FSC2_FC)에 의거하여 제1, 제2 IOM2 버스 유니트(10,14)로부터의 데이터 클록신호(DCL1,DCL2)를 카운팅하는 제1, 제2 데이터 클록 카운팅부(18,20), 특정값에 대해 비교하고 특정상태의 값이 출력된 경우 상태를 검출하여 보관하고 표시하는 제1, 제2 데이터 상태 검출 및 표시 유니트(50,60)를 구비한다. 또한, 고주파 클록 신호를 생성하여 전술한 제1, 제2 프레임 신호 생성부(12,16)로 제공하기 위해 고주파 클록 생성부(70)를 포함한다.

따라서 본 명세서에서는 본 발명을 보다 간결하고 명확하게 설명하기 위해, DCL1에 의한 FSC2의 이상상태 검출 및 표시 회로 블록(100)과 DCL2에 의한 FSC1의 이상상태 검출 및 표시 회로 블록(200) 전체를 예로 들어서 동작설명을 하지 않고, 데이터 클록 신호(DCL2)(제 2도(B, G 참조))를 기준하여 프레임 동기신호(FSC1)(정상인 경우에 제 2 도(A), 예를 들어 n번째 프레임 동기신호 이후, 완전히 사라진 경우에 제 2 도(C), n+1 프레임 동기신호만 없는 경우에 제 2 도(F)참조)의 이상상태를 검출하고 표시하는 회로, 즉 상술한 DCL1에 의한 FSC2의 이상상태 검출 및 표시 회로 블록(100)을 예로 들어서 설명된다.

상술한 DCL2에 의한 FSC1의 이상상태 검출 및 표시 회로 블록(200)의 구성 및 동작 과정은 상술한 DCL1에 의한 FSC2의 이상상태 검출 및 표시 회로 블록(100)과 동일하며, 단지 그 심볼들의 부호 및 해당 회로들의 블록 부호만이 상이하게 설정되었으므로 상세한 설명은 생략하기로 한다.

먼저, 제1 프레임 동기 리세트 신호 생성부(12)는 제1 IOM2 버스 유니트(10)로부터의 프레임 동기신호(FSC1)가 데이터 클록 한 주기 이상에 걸쳐서 지속되기 때문에 데이터 클록의 첫 번째부터 사용하고자 하기 위해 신호의 1 레벨 지속 시간을 줄이도록 작동한다.

이러한 기능을 수행하기 위해, 즉 프레임 동기 신호(FSC1)를 기준으로 지속 시간이 짧은 프레임 동기 리세트 신호(FSC1_FC)(제 2 도(E)참조)의 생성은, 다수개의 디 플립플롭(DF/F : DF11 내지 DF13), 다수개의 버퍼(BUF11A,BUF12A) 및 앤드 게이트(AND11A)와의 조합으로 구현할 수 있다.

이러한 플립플롭들은 시스템 전원이 온되는 상태에서 모두 리세트되어 그의 내부에는 0의 값이 저장되며, 플립플롭 각각의 출력(Q)으로는 0, 반전출력(/Q)으로는 1을 제공한다.

이 후, 제1, 제2 IOM2 버스 유니트(10,14)의 버스 콘트롤러가 IOM2 버스상의 신호를 전송하기 시작하여 프레임 동기신호 및 데이터 클록신호가 발생하기 시작한다.

도시된 바와 같이 플립플롭(DF11)의 입력단자(D) 및 세트단자(/PR), 플립플롭(DF12)의 세트단자(PR), 플립플롭(DF13)의 세트단자(PR)는 전원단에 연결하고 플립플롭(DF11)의 출력단자(Q)는 플립플롭(DF12)의 입력단(D)에 접속되고, 플립플롭(DF11)의 클록입력으로 프레임 동기신호(FSC1)가 제공될 때,1이 기록된다.

한편, 플립플롭(DF12,13)의 출력단자에는 클록 생성부(70)로부터 클록 신호가 접속되어, 프레임 동기신호(FSC1)가 발생한 이 후, 고주파 클록 생성부(70)로부터의 첫 번째 클록의 라이징 에지에서 플립플롭(DF12)에 1이 기록된다.

또한 플립플롭(DF12)의 출력이 플립플롭(DF13)의 입력단에 접속되어 프레임 동기신호(FSC1)가 발생한 이 후, 클록 생성부(70)로부터의 두 번째 클록의 라이징 에지에서 플립플롭(DF13)에 1이 기록된다.

0의 값을 갖게되는 플립플롭(DF13)의 반전 출력단자(/Q)로부터의 출력 데이터는 버퍼(BUF11A)의 입력으로 전달되고, 버퍼(BUF11A)로부터의 출력 데이터는 게이트(AND11A)의 일 입력단자를 통해 입력된다.

게이트(AND11A)는 리세트(/RESET)단자를 통해 외부로부터 리세트 신호를 입력하고 버퍼(BUF12A)로부터 입력되는 데이터를 다른 단자로 입력하여 논리곱한 후, 이 출력 데이터들이 전술한 플립플롭들(DF11,DF12,DF13)의 리세트 단자(/RES)로 각각 제공되어, 프레임 동기신호(FSC1) 발생 이 후, 1의 값을 가지고 있어 플립플롭들(DF11, DF12, DF13)은 모두 리세트된다.

즉, 현재 수십 메가에서 백 메가, 또는 그 이상의 클록 주파수를 갖는 생성부(70)로부터의 클록신호를 이용하는 경우, 플립플롭(DF11)의 출력단자들(Q,/Q)로부터의 출력은 프레임 동기 신호(FSC1)에 동기되어 프레임 동기신호(FSC1) 발생이 후, 두 번 째 클록신호의 주기동안, 이 지속시간을 갖는 원래의 프레임 동기신호는 예를 들어, 700nsec의 신호 지속시간을 갖는 것에 비해 아주 짧은 지속시간을 갖는 신호가 되고, 그 신호는 데이터 클록신호(DCL) 또는 기타 응용회로의 프레임 리세트신호로 이용될 수 있다.

제1 데이터 클록 카운팅부(18)는 도시된 바와 같이 통상적인 카운터(COUNT11)로 구현할 수 있으며, 플립플롭(DF11)의 반전 출력단(/Q)으로부터의 짧은 지속시간을 갖는 프레임 동기 리세트 신호(FSC1_FS)를 클리어단(CLR)을 통해 입력하여 카운터(COUNT11)의 내부를 리세트시킨다.

또한, 카운터(COUNT11)의 클록단자(CLK)로는 제2 IOM2 버스 유니트(14)로부터의 데이터 클록신호(DCL2)를 입력하여 프레임 동기 리세트 신호(FSC1_FC) 이 후에 발생하는 데이터 클록신호(DCL2)의 라이징 에지의 갯수만큼 카운터(COUNT11)의 내부에 기록하고, 그 값은 출력단자(Q0-Q7)를 통해 출력한다.

IOM2 버스는 정상동작의 경우, 하나의 프레임내에 192개의 데이터 클록신호(제 2도의 (B)를 가지므로(즉 0∼191까지의 값을 갖는다.), 정상 동작의 경우에는 이 클록 카운팅부(18)의 출력이 192를 초과할 수 없다.

그러므로, 본 발명은 특정 부품의 파손으로 인한 부분적 고장의 경우에 대비하여 두 개의 IOM 버스상의 프레임 동기신호와 데이터 클록신호를 상호 교환하여 감시하도록 구성함으로써 즉, 동시에 두 부분의 고장이 발생하는 경우가 어느 하나의 고장이 발생하는 경우보다 적기 때문에, 감시회로의 구성을 서로의 프레임 동기신호와 데이터 클록신호를 바꾸어서 카운팅하도록 구성하였다.

이 때, 만일 어떤 부품의 파손 또는 오동작에 의해 프레임 동기신호가 발생 되지 않은 경우(즉, n 프레임 동기신호 이 후가 완전히 발생되지 않는 경우 (제 2 도(C)와, n+1 프레임 동기신호만 없는 경우(제 2 도(H))에, 데이터 클록신호를 카운팅하는 제1 데이터 클록 카운팅부(18)는 정상적인 IOM2 버스의 구성인 191보다 큰 값을 카운팅하게 될 것이다.

따라서, 프레임 동기 신호가 발생하지 않는 즉시 클록 카운팅부(18)는 192의 값을 출력하게 된다.(제 2 도의 (E, K)참조). 예로써, 0∼191까지는 정상, 193 번째 DCL은 192의 값에 해당된다.

제1 데이터 상태 검출 및 표시 유니트(50)는 제1 데이터 에러 상태 감지부(22), 제1 데이터 에러 상태 표시부(26), 제1 데이터 에러발생 기록부(30) 및 제1 데이터 에러 횟수 기록부(34)를 구비한다.

본 발명의 제1 데이터 에러 상태 감지부(22)는 알려진 다수개의 인버터(INV11A 내지INV16A)와 낸드 게이트(NAND11) 등으로 구현할 수 있으며, 이러한 제1 데이터 에러 상태 감지부(22)는 제1, 제2 IOM2 버스의 한 프레임내에 192개의 데이터 클록신호(DCL)가 규칙적으로 발생하는 것과, 두 개의 IOM2 버스상에서 동시에 이상상태가 발생하는 확률이 낮다는데에 착안하여, 프레임 동기 리세트 신호(FSC1_FC)이 후에 상대편의 데이터 클록(DCL2)을 카운팅하고, 192를 초과할 때까지 신규 프레임 동기신호가 발생하지 않을 경우에, 즉 전술한 제1 데이터 클록 카운팅부(18)로 부터의 데이터에 응답하여 프레임 동기 신호의 이상 상태를 나타내는 신호를 생성하여 제1 데이터 에러 상태 표시부(26) 및 제1 데이터 에러 횟수 기록부(34)로 제공한다.

이 때, 만일 제1 데이터 클록 카운팅부(18)로부터 이상상태의 발생을 나타내는 데이터 클록의 계수가 193(제 2도(E,K))이 입력되면, 각각의 인버터의 출력으로 1이 출력되어(게이트(NAND11)의 모든 입력은 1이 되기 때문에), 게이트(NAND11)의 출력으로 0 레벨을 발생하게 된다.

제1 데이터 에러 상태 표시부(26)는 제1 데이터 에러 상태 감지부(22)에서 제공되는 신호를 입력하여 저장하고 이를 표시하기 위한 것으로, 플립플롭(DF14), 발광 다이오드(LED11) 및 레지스터(R11) 등으로 이루어진다.

즉, 감지부(22)로 부터의 프레임 동기 신호 이상상태를 나타내는 0 레벨이 플립플롭(DF14)의 세트단자(/PR)로 입력되면, 그의 내부에는 1이 저장되고, 그의 출력단자(Q)로는 1 상태(제 2도의 (G) 또는 (L))를 제공한다.

여기서, 만일 입력되는 프레임 동기 신호가 n 이 후에는 완전히 발생하지 않는 경우에는 타이밍도(제 2 도(G))와 같이 계속 1 상태를 유지하며, 또는 타이밍도(제 2 도의(H))와 같이 n+1 프레임에만 동기신호가 발생하지 않은 경우에는 타이밍도(제 2 도의(L))와 같이 그 부분에만 1상태를 유지한 후, 다음 프레임에는 0 상태로 복귀한다.

따라서 이들 1 또는 0 상태에 응답하여 플립플롭(DF14)의 출력단자(Q)에 접속된 다이오드(LED11)와 저항(R11)을 통해 전류가 흐르거나 차단되어 현재의 프레임 동기 신호 이상 상태를 디스플레이 한다.

제1 데이터 에러 발생 기록부(30)는 적어도 한 번의 프레임 동기 신호 이상상태가 발생했을 경우에 그의 내용을 기록하고 표시하기 위한 것으로, 플립플롭(DF15)의 세트단자(/PR)에는 제1 데이터 에러 상태 표시부(26)의 출력 라인과 결합되어, 입력되는 이상상태 발생신호를 기록하며, 플립플롭(DF15)의 리세트 단자(/RES)에는 시스템 리세트 단자(/RESET)와 접속하여 한 번 발생한 이상상태(제 2 도의 (M) 참조)를 플립플롭(DF15)의 출력단자(Q)에 접속된 발광 다이오드(LED12)를 통해 그의 상태를 표시한다.

제1 데이터 에러 횟수 기록부(34)는 제1 데이터 에러 상태 감지부(22)의 출력 단자 결합되어 입력되는 데이터의 상태가 2회 이상 불안정한 상태를 반복할 경우에 그의 횟수를 기록하기 위한 것으로, 카운터(COUNT12,13)와 8비트 데이터 버퍼(BUF34,35)를 구비한다. 즉, 카운터(COUNT12,13)를 통해 이상상태를 카운팅하고 그의 횟수(제 2 도의 (N)참조)를 버퍼(BUF34,35)에 저장한다.

이와 같이 저장된 데이터들은 버퍼 출력단자(B0-B7)를 통해 외부의 시스템 버스의 데이터 라인(도시되지 않음)으로 발생되어 프레임 동기 신호의 불안정 상태의 횟수를 외부의 프로세서(도시되지 않음)에 의해 검출될 수 있도록 한다.

이상에서 설명한 바와 같이 본 발명에 의하면, IOM2 버스상에서 각각의 IOM2 버스의 데이터 클록 신호를 이용하여 상대편의 프레임 동기 신호의 이상상태를 검출하고 표시함으로써 프레임 동기 신호의 이상상태를 용이하게 알 수 있는 효과가 있다.

Claims

각각의 제1,제2 IOM2 버스 유니트(10,14)상에서 발생되는 각각의 IOM2 버스의 데이터 클록 신호(DCL1,DCL2)를 이용하여 상대편의 각 프레임 동기 신호(FSC2,FSC1)의 이상상태를 검출하고 표시하는 회로로서, 상기 각 제1,제2 IOM2 버스 유니트(10,14)상에서 각각 발생되는 프레임 동기 신호(FSC1,FSC2)를 각각 수신하여 상기 데이터 클록 신호의 처음 클록부터 사용하기 위해 상기 프레임 동기신호(FSC1,FSC2)보다 좁은 소정의 펄스 폭을 갖는 프레임 동기 리세트 신호(FSC1_FC,FSC2_FC)를 각기 생성하는 제1,제2 프레임 동기 리세트 신호 생성부(12,16); 상기 프레임 동기 리세트 신호(FSC1_FC)에 의거하여 상기 제2 IOM2 버스 유니트(14)로부터의 상기 데이터 클록신호(DCL2)를 카운팅하고, 그에 대응하는 데이터를 발생하는 제1 데이터 클록 카운팅부(18); 상기 프레임 동기 리세트 신호(FSC2_FC)에 의거하여 상기 제1 IOM2 버스 유니트(10)로부터의 상기 데이터 클록 신호(DCL1)를 카운팅하고, 그에 대응하는 출력 데이터를 발생하는 제2 데이터 클록 카운팅부(20); 상기 제1,제2 데이터 클록 카운팅부(18,20)에서 각각 발생되는 각 데이터에 각각 응답하여, 상기 프레임 동기 신호(FSC1,FSC2)의 정상 또는 비정상을 각기 검출하고 상기 검출된 결과에 대응하는 데이터를 각기 발생하며, 상기 데이터에 응답하여, 상기 프레임 동기 신호(FSC1,FSC2)의 정상 또는 비정상을 각기 나타내고, 상기 정상 또는 비정상 상태를 나타내는 데이터를 각기 기록하며, 비정상 상태의 횟수를 각기 기록하는 제1,제2 데이터 상태 검출 및 표시 유니트(50,60)를 포함하는 프레임 동기신호의 에러검출 및 표시회로.