KR100257411B1

KR100257411B1 - 패킷 통신의 인터럽트 발생장치

Info

Publication number: KR100257411B1
Application number: KR1019970082210A
Authority: KR
Inventors: 강수훈
Original assignee: 서평원; 엘지정보통신주식회사
Priority date: 1997-12-31
Filing date: 1997-12-31
Publication date: 2000-05-15
Also published as: KR19990061917A

Abstract

본 발명은 패킷 통신의 인터럽트 발생장치에 관한 것으로서, 패킷 데이터 전송 중에, 패킷 데이터가 메모리에 저장되는 상태에 따라 인가되는 신호에 불특정 요인에 의하여 발생되는 글리치를 레퍼런스 클럭 신호를 이용하고, 또한 패킷 데이터의 각 프레임마다 인터럽트 신호를 인가하도록 함으로써, 글리치의 발생으로 인하여 인터럽트 신호를 인식하지 못하여 발생되는 통신 에러를 방지하도록 한 것이다.

이와 같은 패킷 통신의 인터럽트 발생장치는, 송신 단말로부터 출력된 데이터를 소정 교환기에 축적하고, 일정 크기의 패킷 데이터마다 지정한 수신 단말로 전송하는 패킷 통신에서, 패킷 데이터를 저장하는 메모리; 메모리의 패킷 데이터 저장 유,무에 따른 신호를 인가받고, 신호에 발생되는 글리치를 제거하는 글리치 제거수단 및 패킷 데이터를 프레임별로 구별하기 위한 신호를 발생하는 신호 발생수단; 글리치 제거수단 및 신호 발생수단에서 발생된 신호를 인가받고, 프레임별로 패킷 인터럽트신호를 발생하는 인터럽트 발생수단; 인터럽트 발생수단의 패킷 인터럽트 신호를 인식하고 메모리에서 패킷 데이터를 판독하는 처리수단을 포함함으로써 달성된다.

Description

패킷 통신의 인터럽트 발생장치(Apparatus for interrupt occuring of Packet transmission)

본 발명은 패킷 통신의 오류 처리에 관한 것으로서, 보다 상세하게는 패킷 통신 수행중에, 글리치(Glitch)에 의하여 패킷 인터럽트 신호가 인식되지 않는 것을 방지하고, 또한 수신된 패킷 데이터를 프레임별로 인터럽트 신호를 발생시켜 패킷 데이터를 보호하도록 하는 패킷 통신의 인터럽트 발생장치에 관한 것이다.

일반적으로, 디지털 데이터 교환망(Digital Data Exchange)은 전화망 또는 가입 전화망이 전화 혹은 전신 서비스에 가장 적당하도록 구성되어 있기 때문에, 접속시간이 길고 전송 품질에 흠이 많다.

또한 고속 데이터 전송에 대항하지 않는다는 제약이 있고, 데이터 통신이나 팩시밀리 통신에 적합하지 않기 때문에, 이와 같은 전화망이나 가입 전신망에서의 제약을 완화하여 데이터 통신이나 팩시밀리 통신을 효율적으로 제공하는 수단으로 이용된다.

이와 같은 디지털 데이터 교환망은, 임의의 상대와의 통신이 가능하며, 데이터 통신 센터의 선로를 줄일수 있으며, 또한 단말의 증설, 변경이 용이한 점이 있다.

이러한 디지털 데이터 교환망은, 비교적 통신 시간이 길고, 통신 밀도가 높은 통신에 적합한 회선 교환망과 통신 밀도가 낮은 통신에 적합한 패킷 교환망으로 구분된다.

여기서, 패킷 교환망이란, 단말 상호간에 직접 정보의 전송이 불가능하며, 발신 단말로부터 송출된 정보를 교환기가 일단 수신하여 메모리에 저장하고, 망내에서 고속으로 전송하여 착신단말로 보내는 방식이다.

이 경우, 망내에 정보 전송은 어떤 일정한 길이의 블록으로 분할되고, 각각의 블록으로 수신인 정보 및 오류 제어정보등 전송에 필요한 제어정보를 포함한 헤더가 부착된 패킷이 이용된다.

패킷을 이용한 정보 전송은 소정 패킷 순서 제어 즉, 패킷이 송신측의 데이터 단말장치로부터 전송된 순서대로, 수신측의 데이터 단말 장치에 전송하는 순서에 따라 이루어짐으로써, 상대 단말장치의 목적한 패킷의 전송만큼 채널이 점유되지만, 그 전송이 끝난 후에는 다른 패킷의 전송에 의하여 채널이 이용 가능하게된다.

한편, 이러한 패킷 정보는 정보 전송시에 소정의 메모리에 저장되고, 인터럽트 신호에 따라 저장된 패킷 정보를 판독하게 된다.

즉, 이와같은 동작을 수행하는 패킷 인터럽트 발생장치를, 첨부된 도 1을 참고하여 상세히 설명한다.

도 1은 패킷 인터럽트 발생장치로서, 외부에서 입력되는 패킷 데이터를 저장하는 메모리부(1)와, 메모리부(1)의 패킷 데이터 저장 유,무에 따른 소정 신호를 인가받고, 인터럽트를 발생하는 패킷 인터럽트 발생부(3)와, 패킷 인터럽트 발생부(3)에서 발생된 패킷 인터럽트 신호을 인식하여 메모리부(1)에 저장된 패킷 데이터를 판독하는 인터럽트 처리부(5)로 구성된다.

이와 같이 구성된 패킷 인터럽트 발생장치의 동작을 설명하면 다음과 같다.

먼저, 외부 패킷 데이터가 "FIFO_WR" 신호에 의하여 메모리부(1)에 저장된다. 이 메모리부(1)는 선입선출(First-in First-out) 방식의 메모리 구조로 이루어진다.

메모리부(1)는 패킷 데이터가 저장되면, 저장된 상태 즉, 패킷 데이터를 가지고 있음을 나타내는 패킷 엠프티 플래그(Packet Empty Flag :PKTEF) 신호를 출력하며, 이 신호는 "High"레벨 상태를 가질 때 동작한다.

계속해서, 패킷 엠프티 플래그 신호는 메모리부(1)로부터 패킷 인터럽트 발생부(3)에 인가되고, 패킷 인터럽트 발생부(3)에서 하이 액티브 상태의 패킷 엠프티 플래그 신호는 인버터(Inverter) 된다.

이에 따라 "Low" 액티브 상태의 신호인 패킷 인터럽트(Packet Interrupt : PKTINT)신호로 변환되어, 발생된 인터럽트를 처리하기 위한 인터럽트 처리부(5)로 인가된다.

여기서, 패킷 인터럽트 발생부(3)는 프로그램 가능 논리 장치(Programmable logic device : PLD)로 구성되어 있어, 사용자가 자기 주변의 간단한 논리를 프로그램할수 있다.

한편, 인터럽트 처리부(5)는 인터럽트 처리부(3)에서 발생된 인터럽트 신호에 따라 패킷 인터럽트를 인식하고, 메모리부(1)를 읽기 위한 리드 신호를 발생한다.

이에 따라, 메모리부(1)의 패킷 데이터를 읽어온다.

그러나, 상기한 종래 기술에 따른 패킷 인터럽트 발생장치는, 패킷 데이터가 저장되는 메모리부와 인터럽트 발생부 사이 또는 인터럽트 발생부와 인터럽트 처리부사이에서 불특정 원인에 의한 펄스 파형의 난조 즉, 글리치가 발생되면 인터럽트 처리부는 발생된 패킷 인터럽트 신호를 인식하지 못하게 되어 패킷 통신 오류가 발생되는 문제점이 있었다.

다시 말해, 인터럽트 처리부는 패킷 인터럽트 신호의 폴링 에지(Falling edge)에서 인터럽트 신호를 인식함으로써, 발생된 인터럽트 신호를 인식하지 못하게 되면 메모리부에는 외부에서 입력되는 패킷 데이터가 지속적으로 저장되어 가득찬 상태 즉, "Full state" 상태로 패킷 통신 오류가 발생되는 문제점이 있었다. 이것은 메모리부에 패킷 데이터가 저장되어 있는 동안에는 패킷 인터럽트 신호가 계속 "Low" 레벨 상태를 유지하기 때문이다.

따라서, 본 발명의 목적은 패킷 데이터 전송중에, 글리치가 발생되어 패킷 데이터를 처리하기 위한 패킷 인터럽트 신호가 인터럽트 처리부에서 인식되지 못하고, 이에 따라 외부에서 입력되는 패킷 데이터가 메모리에 계속적으로 저장되어 발생되는 통신 에러를 방지하기 위하여, 패킷 데이터 처리 도중에 발생되는 글리치 현상을 제거함으로써, 인터럽트 신호를 인식시키는 패킷 통신의 인터럽트 발생장치를 제공함에 있다.

도 1은 종래 기술에 따른 패킷 인터럽트 발생장치를 보인 블록 구성도이고,

도 2는 본 발명에 따른 패킷 통신의 인터럽트 발생장치를 보인 블록 구성도이고,

도 3은 도 2에 따른 프레임별로 패킷 인터럽트를 발생하기 위한 타이밍도이다.

〈도면의 주요 부분에 대한 부호의 설명〉

100 : 메모리부 102 : 글리치 제거부

104 : 신호 발생부 106 : 패킷 인터럽트 발생부

108 : 인터럽트 처리부

상기한 목적을 달성하기 위한 본 발명에 따른 패킷 통신의 인터럽트 제거장치는, 송신 단말로부터 출력된 데이터를 소정 교환기에 축적하고, 일정 크기의 패킷 데이터마다 지정한 수신 단말로 전송하는 패킷 통신에서, 상기 패킷 데이터를 저장하는 메모리; 상기 메모리의 패킷 데이터 저장 유,무에 따른 신호를 인가받고, 상기 신호에 발생되는 글리치를 제거하는 글리치 제거수단 및 상기 패킷 데이터를 프레임별로 구별하기 위한 신호를 발생하는 신호 발생수단; 상기 글리치 제거수단 및 상기 신호 발생수단에서 발생된 신호를 인가받고, 상기 프레임별로 패킷 인터럽트신호를 발생하는 인터럽트 발생수단; 상기 인터럽트 발생수단의 패킷 인터럽트 신호를 인식하고 상기 메모리에서 상기 패킷 데이터를 판독하는 처리수단을 포함한다.

바람직하게, 상기 메모리에서 출력되는 신호는 하이 레벨 상태값을 가지는 것을 특징으로 한다.

바람직하게, 상기 인터럽트 발생수단에서 출력되는 상기 패킷 인터럽트 신호는 로우 레벨 상태값을 가지는 것을 특징으로 한다.

바람직하게, 상기 글리치 제거수단은 일정 시간동안 클럭 신호가 인가되는 것을 특징으로 한다.

바람직하게, 상기 글리치 제거수단에서 발생되는 신호는 상기 클럭 신호의 폴링 에지에 동기된 신호와 라이징 에지에 동기된 신호를 논리곱 연산 및 인버팅을 순차적으로 수행하여 발생되는 것을 특징으로 한다.

바람직하게, 상기 신호 발생수단에서 발생되는 신호는 수신 패킷 데이터 신호를 인버팅 하고, 상기 수신 패킷 데이터 신호의 지연 신호와 논리곱을 수행하여 발생되는 것을 특징으로 한다.

바람직하게, 상기 패킷 인터럽트 신호는 상기 신호 발생수단에서 발생된 신호와 상기 글리치 제거수단에서 발생된 신호를 상기 패킷 인터럽트 발생부에서 논리합 연산을 수행하여 발생되는 것을 특징으로 한다.

이하, 본 발명의 바람직한 실시 예를 첨부된 도면을 참고하여 상세히 설명하면 다음과 같다.

도 2는 본 발명에 따른 패킷 통신의 인터럽트 발생장치를 보인 블록 구성도이다. 이에 도시된 바와 같이 인터럽트 발생장치는, 외부에서 입력되는 패킷 데이터를 저장하는 메모리부(100)와, 메모리부(100)에서 인가되는 패킷 엠프티 플래그 신호에 발생되는 글리치를 제거하기 위한 글리치 제거부(102) 및 수신되는 상기 패킷 데이터를 프레임별로 구별하기 위한 기준 신호를 발생시키는 신호 발생부(104)와, 글리치 제거부(102) 및 신호 발생부(104)의 인가 신호를 받고 프레임별로 인터럽트 신호를 발생하는 패킷 인터럽트 발생부(106)와, 패킷 인터럽트 발생부(106)의 인터럽트 신호를 인식하여 메모리부(100)에서 패킷 데이터를 판독하는 인터럽트 처리부(108)로 구성된다.

또한, 도 3은 도 2에 따라 글리치를 제거하기 위하여 패킷 인터럽트 신호를 발생하기 위한 타이밍도로서, 글리치 제거부(102)에 인가되는 레퍼런스 클럭(Reference Clock)신호에 따라 글리치를 제어하는 것을 보여주고 있다.

여기에서, 타이밍도에 사용된 신호에 대해 설명하면 다음과 같다.

(A)는 글리치 제거부(102)에 인가되는 레퍼런스 클럭신호이고, (B)는 메모리부(100)가 패킷 데이터를 가지고 있음을 나타내는 신호(RKTEF)이다.

(C) 및 (D)는 각각 레퍼런스 클럭 신호의 폴링 에지 및 라이징 에지(Rising edge)에 동기된 신호(PKTEF1)(PKTEF2)이고, (E)는 상기 (C) 및 (D)신호를 논리곱 연산을 수행한후, 인버팅 한 신호로 글리치 제거부(102)에서 출력되는 신호(PKTEF_NG)이다.

(F) 및 (G)는 패킷 데이터의 프레임을 구별하기 위한 수신 패킷 신호(RPKT) 및 수신 패킷 지연 신호(RPKT_D)이고, 상기 수신 패킷 신호 및 수신 패킷 지연신호를 논리곱 연산을 수행하여 프레임을 구별하기 위한 구별 신호를 (H)에 도시하고 있다(Frame_I).

그리고, 신호 발생부(104)에서 출력되는 프레임 구별 신호(H)와 글리치 제거부(102)에서 발생된 "PKTEF_NG"신호를 논리합 연산을 수행하여 발생되는 패킷 인터럽트 신호가 (I)에 도시되어 있다.

이와 같이 구성된 인터럽트 발생장치의 동작을 도 2 및 도 3을 참고하여 상세히 설명하면 다음과 같다.

먼저, 외부에서 패킷 데이터가 "FIFO_WR"신호에 의하여 메모리부(100)에 저장된다. 메모리부(100)는 패킷 데이터를 저장하고 있음을 나타내는 "PKTEF"신호 즉, 도 3의 (B)신호를 발생한다.

이때, 이 "PKTEF"신호(B)가 글리치 제거부(102)에 인가되지 않는 경우에는, 글리치가 발생하고, 인터럽트 처리부(108)는 패킷 인터럽트 발생부(106)에서 발생된 인터럽트 신호를 인지하지 못하여 패킷 데이터를 처리하지 못한다.

즉, 메모리부(100)에서 "PKTEF"(B)신호가 인가된후, 인터럽트 처리부(108)에서 요구하는 최소 유지시간인 100ns이전에 글리치가 발생되면, 인터럽트 처리부(108)는 인터럽트를 인식하지 못하고, 이에 따라 인터럽트 처리부(108)는 메모리부(100)에 저장된 패킷 데이터를 판독하지 못한다.

그러므로 메모리부(100)에는 패킷 데이터가 외부에서 계속 인가되어 가득찬 상태가 되고, 패킷통신 오류가 발생된다.

이와 같이 패킷 통신의 오류 발생 즉, 글리치의 영향을 최소화하기 위하여 레퍼런스 클럭(A)신호를 이용한다.

먼저, 일정 시간동안 레퍼런스 클럭(A) 신호를, 글리치 영향을 최대한 줄이기 위한 소정 동작으로 글리치 제거부(102)에 인가한다.

글리치 제거부(102)에 레퍼런스 클럭(A)신호가 인가되는 동안, 메모리부(100)에서는 "PKTEF"신호(B)가 발생된다. 이 "PKTEF" 신호(B)는 (C) 및 (D)와 같이 레퍼런스 클럭(A)신호의 폴링 에지 및 라이징 에지에 동기된 신호로서 각각 " PKTEF1" 및 "PKTEF2"신호가 발생되고, 글리치 제거부(102)는 이 " PKTEF1" 및 "PKTEF2" 신호를 논리곱 연산을 수행한다.

그리고, 논리곱 연산이 수행된 신호를 다시 인버팅을 하면 "PKTEF_NG"(Packet Empty Flag With No Glitch)신호가 글리치 제거부(102)로부터 생성된다. 이 "PKTEF_NG"신호은 레퍼런스 클럭(A) 신호의 한 주기보다 작은 글리치만을 제거할 수 있다.

상기 과정은 글리치의 영향을 완전하게 해소할 수 없기 때문에, 이에 따라 외부에서 입력된 패킷 데이터를 프레임별로 구별하여, 프레임마다 인터럽트 신호를 인가하여 글리치를 제거하는 과정을 좀더 상세히 설명한다.

신호 발생부(104)는 수신되는 패킷 데이터를 프레임별로 구별하기 위하여 "RPKT"(Receive Packet)신호(F)를 이용하며, 이 "RPKT"신호(F)는 패킷 데이터가 메모리부(100)에 저장되는 프레임 동안에 "PKTEF" 신호(B)를 하이 레벨상태로 만들어 주는 신호다.

또한, "RPKT_D"(Receive Packet Delay)신호(G)는 "RPKT"신호(F)의 지연 신호로서, 도시된 바와 같이 일정 시간 지연되어 동작된다.

이 "RPKT" 신호(F)를 인버팅을 수행한 후, "RPKT_D" 신호(G)신호와 논리곱 연산을 수행하면, 패킷 데이터의 프레임을 구별하는 "Frame_I"(Frame Indication)신호(H)가 신호 발생부(104)에서 발생된다.

계속해서, 신호 발생부(104)에서 발생된 "Frame_I" 신호(H)와 글리치 제거부(102)에서 발생된 "RKTEF_NG"신호(E)는 패킷 인터럽트 발생부(106)에 인가되고, 패킷 인터럽트 발생부(106)에서 상기 "Frame_I"(H)와 "PKTEF_NG"(E)신호를 논리합 연산을 수행하면 도 3에 도시된 "PKTINT"(Packet Interrupt)신호(I)가 발생된다.

"PKTINT"(I)신호는 수신된 패킷 데이터의 프레임마다 인터럽트를 발생시키는 기능을 한다.

"PKTINT"(I)신호를 인가받는 인터럽트 처리부(108)는 인터럽트를 인식하고, 메모리부(100)에 "FIFO_RD"신호를 발생시켜 패킷 테이터를 읽어온다.

즉, "PKTINT"(I)신호를 인터럽트 처리부(108)에 인가함으로써, 프레임마다 인터럽트가 발생되고, 이에 따라 한번 발생된 인터럽트를 글리치에 의하여 인식하지 못하더라도, 그 다음 프레임에서 인가되는 인터럽트 신호에 의하여 인터럽트를 인식하게 된다.

이와 같은 동작은 소정 인터럽트를 인식하지 못하여 메모리부(100)에 그대로 저장되어 있는 패킷 데이터를 다음 인터럽트가 발생됨으로써, 발생된 인터럽트의 프레임 전 동작까지 저장되어 있는 패킷 데이터를 판독할 수가 있다.

이상에서 상세히 설명한 바와같이, 본 발명은 패킷 데이터 전송중에, 패킷 데이터가 메모리에 저장되는 상태에 따라 인가되는 신호에 불특정 요인에 의하여 발생되는 글리치를 레퍼런스 클럭 신호를 이용하고, 또한 패킷 데이터의 각 프레임마다 인터럽트 신호를 인가하도록 함으로써, 글리치의 발생으로 인하여 인터럽트 신호를 인식하지 못하여 발생되는 통신 에러를 방지할 수 있는 효과가 있다.

Claims

송신 단말로부터 출력된 데이터를 소정 교환기에 축적하고, 일정 크기의 패킷 데이터마다 지정한 수신 단말로 전송하는 패킷 통신에서, 상기 패킷 데이터를 저장하는 메모리;

상기 메모리의 패킷 데이터 저장 유,무에 따른 신호를 인가받고, 상기 신호에 발생되는 글리치를 제거하는 글리치 제거수단 및 상기 패킷 데이터를 프레임별로 구별하기 위한 신호를 발생하는 신호 발생수단;

상기 글리치 제거수단 및 상기 신호 발생수단에서 발생된 신호를 인가받고, 상기 프레임별로 패킷 인터럽트신호를 발생하는 인터럽트 발생수단; 및

상기 인터럽트 발생수단의 패킷 인터럽트 신호를 인식하고 상기 메모리에서 상기 패킷 데이터를 판독하는 처리수단을 포함하는 것을 특징으로 하는 패킷 통신의 인터럽트 발생장치.
제 1항에 있어서, 상기 메모리에서 출력되는 신호는 하이 레벨 상태값을 가지는 것을 특징으로 하는 패킷 통신의 인터럽트 발생장치.
제 1항에 있어서, 상기 인터럽트 발생수단에서 출력되는 상기 패킷 인터럽트 신호는 로우 레벨 상태값을 가지는 것을 특징으로 하는 패킷 통신의 인터럽트 발생장치.
제 1항에 있어서, 상기 글리치 제거수단은 일정 시간동안 클럭 신호가 인가되는 것을 특징으로 하는 패킷 통신의 인터럽트 발생장치.
제 1항에 있어서, 상기 글리치 제거수단에서 발생되는 신호는 상기 클럭 신호의 폴링 에지에 동기된 신호와 라이징 에지에 동기된 신호를 논리곱 연산 및 인버팅을 순차적으로 수행하여 발생되는 것을 특징으로 하는 패킷 통신의 인터럽트 발생장치.
제 1항에 있어서, 상기 신호 발생수단에서 발생되는 신호는 수신 패킷 데이터 신호를 인버팅 하고, 상기 수신 패킷 데이터 신호의 지연 신호와 논리곱을 수행하여 발생되는 것을 특징으로 하는 패킷 통신의 인터럽트 발생장치.
제 1항에 있어서, 상기 패킷 인터럽트 신호는 상기 신호 발생수단에서 발생된 신호와 상기 글리치 제거수단에서 발생된 신호를 상기 패킷 인터럽트 발생부에서 논리합 연산을 수행하여 발생되는 것을 특징으로 하는 패킷 통신의 인터럽트 발생장치.