KR19990041750A - 유에스비 컨트롤러의 벌크 인터페이스부 - Google Patents

유에스비 컨트롤러의 벌크 인터페이스부 Download PDF

Info

Publication number
KR19990041750A
KR19990041750A KR1019970062403A KR19970062403A KR19990041750A KR 19990041750 A KR19990041750 A KR 19990041750A KR 1019970062403 A KR1019970062403 A KR 1019970062403A KR 19970062403 A KR19970062403 A KR 19970062403A KR 19990041750 A KR19990041750 A KR 19990041750A
Authority
KR
South Korea
Prior art keywords
bulk
packet
controller
data
signal
Prior art date
Application number
KR1019970062403A
Other languages
English (en)
Other versions
KR100304949B1 (ko
Inventor
이계신
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019970062403A priority Critical patent/KR100304949B1/ko
Publication of KR19990041750A publication Critical patent/KR19990041750A/ko
Application granted granted Critical
Publication of KR100304949B1 publication Critical patent/KR100304949B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0879—Burst mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

벌크 선입선출부의 크기를 줄이고 선입선출부의 리드/라이트 동작이 동시에 일어나는 것을 방지하여 데이터의 손실을 방지하기에 알맞은 유에스비(Universal Serial Bus:USB) 컨트롤러의 벌크 인터페이스부를 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 유에스비 컨트롤러의 벌크 인터페이스부는 첫번째 프래임 시작신호를 받아 선입선출부에 라이트된 첫 번째 패킷 데이타를 리드한 후 전송된 데이터가 적합한지 부적합한지를 판단하여 출력하는 제어부와, 첫 번째 프래임 시작신호를 받아 데이터의 첫 번째 데이터를 라이트한 후 상기 제어부의 적합, 부적합 판단신호를 받아 패킷 데이터를 리드할 경우에 부적합 판단신호가 나오면 두번째 프래임 시작신호가 발생할 때 상기 제어부가 다시 첫번째 패킷 데이터를 리드할 수 있도록 동작하는 벌크 선입선출부를 포함하여 구성됨을 특징으로 한다.

Description

유에스비 컨트롤러의 벌크 인터페이스부
본 발명은 유에스비(Universal Serial Bus:USB) 컨트롤러의 벌크 인터페이스부에 대한 것으로 특히, 선입선출부의 크기를 줄이고, 데이터 전송시 데이터의 손실을 방지할 수 있는 유에스비 컨트롤러의 벌크 인터페이스부에 관한 것이다.
일반적인 유에스비(Universal Serial Bus:USB) 컨트롤러의 데이터 벌크전송은 한 프래임(1프래임은 1ms)안에 최대 패킷( packet) 사이즈로 32바이트나 64바이트나 128 바이트(byte) 단위로 데이터를 읽어간다.
첨부 도면을 참조하여 종래 유에스비 컨트롤러의 벌크 인터페이스부에 대하여 설명하면 다음과 같다.
종래 유에스비 컨트롤러의 벌크 인터페이스부는 도 1에 도시한 바와 같이 한 패킷을 읽은 후에 전송된 데이터가 적합하다고 판단되면 패킷-오케이(pack-ok)신호를 벌크 선입선출부(2)로 출력하고, 적합하지 않다고 판단되면 패킷-낱오케이(packet-not ok)신호를 벌크 선입선출부(2)로 출력하는 유에스비 컨트롤러(Universal Serial Bus(USB) Controller)(1)와, 상기 유에스비 컨트롤러(1)에서 패킷-낱오케이(packet-not ok)신호가 출력되면 다음 프래임에서 이전 패킷 데이터를 상기 유에스비 컨트롤러(1)에 다시 주는 벌크전송을 하는 벌크 선입선출(first-in first-out:FIFO)부(2)로 구성되었다.
여기서 벌크 선입선출부(2)의 크기는 패킷-낱오케이(packet-not ok)신호 때문에 항상 두 패킷을 저장할 수 있어야 하기 때문에 최대 패킷크기의 두배가 되어야 한다.
다음으로 최대 패킷 크기가 64바이트이고 벌크 선입선출부(2)의 크기가 128×8바이트(byte)일때의 종래 유에스비 컨트롤러 벌크 인터페이스부의 동작을 설명하면 다음과 같다.
먼저 첫 번째 패킷 리드후에 패킷-오케이(packet-ok)신호나 패킷-낱오케이(packet-notok)신호가 나왔을 때의 동작은 도 2a와 도 2b에 도시한 바와 같다.
먼저 라이트 준비신호(wr-ready)가 '하이'가 되면 외부기기는 선입선출 라이트단(fifo-wr)을 통해서 벌크 선입선출부(2)에 첫 번째 및 두 번째 패킷을 라이트(Write)한다. 이에따라 벌크 선입선출부(2)는 풀(full)이되고 라이트 준비신호단(wr-ready)은 '로우'가 되어 벌크 선입선출부(2)에는 더 이상 라이트가 되지 않는다. 그리고 상기 벌크 선입선출부(2)에 데이터의 첫 번째 바이트가 라이트되면 읽기 준비신호단(rd-ready)으로 '하이'가 출력된다. 그리고 첫 번째 프래임 시작신호단(sof)으로 부터 시작신호가 나온 후 다음 프래임 시작신호가 나오기 전까지 유에스비 컨트롤러(1)는 벌크 선입선출부(2)를 통한 선입선출 리드신호단(fifo-rd)으로 첫 번째 패킷 데이터를 리드한다. 이때 유에스비 컨트롤러(1)는 한 패킷을 리드한 후 데이터의 적합성 여부를 판단한 후 패킷-오케이(packet-ok)신호나 패킷-낱오케이(packet-notok)신호를 출력한다.
이때 패킷-오케이(packet-ok)신호가 출력되면 도 2a에 도시한 바와 같이 라이트 준비신호단(wr-ready)으로 다시 '하이'신호가 출력되어 세 번째 패킷 데이터가 벌크 선입선출부(2)로 라이트되고 프래임 시작신호단(sof)으로 부터 두 번째 시작신호가 나온다. 이후에 선입선출 리드신호단(fifo-rd)을 통해 두 번째 패킷 데이터를 리드한다.
그러나 패킷-낱오케이(packet-notok)신호가 출력되면 도 2b에 도시한 바와 같이 라이트 준비신호단(wr-ready)은 '로우'상태를 유지하여 세 번째 패킷 데이타가 벌크 선입선출부(2)에 라이트 되지 않고 유에스비 컨트롤러(1)는 프래임 시작신호단(sof)으로 두 번째 시작신호가 나온 후 첫 번째 패킷 데이터를 다시 리드한다. 이와 같은 동작은 선입선출 리드신호단(fifo-rd)을 통하여 패킷-오케이(packet-ok)신호가 나올 때까지 계속된다.
상기와 같은 종래 유에스비 컨트롤러 벌크 인터페이스부는 다음과 같은 문제가 있다.
첫째, 벌크 선입선출부의 크기는 항상 최대 패킷 크기의 두배이므로 최대 패킷 크기가 커지면 벌크 선입선출부의 크기도 커지게 된다.
둘째, 외부기기가 벌크 선입선출부에 데이터를 라이드 하면 동시에 유에스비 컨트롤러가 벌크 선입선출부의 데이터를 리드하기 때문에 벌크 선입선출부가 동시에 리드/라이트 동작을 하게 되어 데이터의 손실이 발생할 수 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 벌크 선입선출부의 크기를 줄이고 선입선출부의 리드/라이트 동작이 동시에 일어나지 않도록 하여 데이터가 손실되는 것을 방지하기에 알맞은 유에스비 컨트롤러의 벌크 인터페이스부를 제공하는 데 그 목적이 있다.
도 1은 종래 유에스비 컨트롤러의 벌크 인터페이스부를 나타낸 블록구성도
도 2a와 2b는 도 1의 동작도
도 3은 본 발명 유에스비 컨트롤러의 벌크 인터페이스부를 나타낸 블록구성도
도 4a와 4b는 도 3의 동작도
도면의 주요 부분에 대한 부호의 설명
11: 유에스비(Universal Serial Bus:USB) 컨트롤러
12: 벌크 선입선출부
상기와 같은 목적을 달성하기 위한 본 발명 유에스비 컨트롤러의 벌크 인터페이스부는 첫번째 프래임 시작신호를 받아 선입선출부에 라이트된 첫 번째 패킷 데이타를 리드한 후 전송된 데이터가 적합한지 부적합한지를 판단하여 출력하는 제어부와, 첫 번째 프래임 시작신호를 받아 데이터의 첫 번째 데이터를 라이트한 후 상기 제어부의 적합, 부적합 판단신호를 받아 패킷 데이터를 리드할 경우에 부적합 판단신호가 나오면 두번째 프래임 시작신호가 발생할 때 상기 제어부가 다시 첫번째 패킷 데이터를 리드할 수 있도록 동작하는 벌크 선입선출부를 포함하여 구성됨을 특징으로 한다.
본 발명은 종래의 벌크 인터페이스부에 비해 벌크 선입선출부의 크기를 절반으로 감소한 것으로, 이와 같은 특징은 벌크 선입선출부에 리와인드(rewind) 기능을 첨가하여 유에스비 컨트롤러가 벌크 선입선출부에서 한 패킷을 리드한 후에 패킷-낱오케이 신호를 출력하는 경우에 다음 프래임 시작신호단(sof)에서 시작신호가 발생할 때 유에스비 컨트롤러가 다시 그 패킷 데이터를 리드할 수 있도록 한 것이다.
상기와 같은 특징으로 갖고 있는 본 발명 유에스비 컨트롤러의 벌크 인터페이스부를 첨부 도면을 참조하여 설명하면 다음과 같다.
본 발명 유에스비 컨트롤러의 벌크 인터페이스부는 도 3에 도시한 바와 같이 한 패킷을 읽은 후에 전송된 데이터가 적합하다고 판단되면 패킷-오케이(pack-ok)신호를 벌크 선입선출부(12)로 출력하고, 적합하지 않다고 판단되면 패킷-낱오케이(packet-not ok)신호를 벌크 선입선출부(12)로 출력하는 유에스비 컨트롤러(Universal Serial Bus(USB) Controller)(11)와, 상기 유에스비 컨트롤러(11)에서 패킷-낱오케이(packet-not ok)신호가 출력되면 프래임 시작신호단(sof)에서 다음 시작신호가 발생할 때 유에스비 컨트롤러(11)가 다시 그 패킷 데이터를 리드할 수 있도록 벌크 전송하는 벌크 선입선출(first-in first-out:FIFO)부(2)로 구성되었다.
다음으로 최대 패킷 크기가 64바이트이고 벌크 선입선출부의 크기가 64×8바이트(byte)일때의 본 발명 유에스비 컨트롤러의 벌크 인터페이스부의 동작을 설명하면 다음과 같다.
첫 번째 패킷 리드후에 패킷-오케이(packet-ok)신호나 패킷-낱오케이(packet-notok)신호가 나왔을 때의 동작은 도 4a와 도 4b에 도시한 바와 같다.
먼저 라이트 준비신호단(wr-ready)이 '하이'가 되면 외부기기는 선입선출 라이트(fifo-wr)단을 통해서 벌크 선입선출부(12)에 첫 번째 패킷 데이타를 라이트(Write)한다. 이에따라 벌크 선입선출부(12)는 풀(full)이 되어 라이트 준비신호단(wr-ready)으로 '로우'가 출력되어 벌크 선입선출부(12)로 더 이상 라이트 되지 않는다.
그리고 상기 벌크 선입선출부(12)에 데이터의 첫 번째 바이트가 라이트되면 읽기 준비신호단(rd-ready)으로는 '하이'가 출력된다. 그리고 첫 번째 프래임 시작신호단(sof)으로부터 시작신호가 나온 후 다음 프래임 시작신호가 나오기 전까지 유에스비 컨트롤러(11)는 벌크 선입선출부(12)에 있는 첫 번째 패킷 데이터를 선입선출 리드신호단(fifo-rd)을 통하여 리드한다. 이때 유에스비 컨트롤러(11)는 한 패킷을 리드한 후 데이터의 적합성 여부를 판단한 후 패킷-오케이(packet-ok)신호나 패킷-낱오케이(packet-notok)신호를 출력한다.
이때 패킷-오케이(packet-ok)신호가 출력되면 도 4a에 도시한 바와 같이 라이트 준비신호단(wr-ready)으로 다시 '하이'가 출력되어 두 번째 패킷 데이터가 선입선출 라이트단(fifo-wr)을 통하여 벌크 선입선출부(2)에 라이트된다. 그리고 프래임 시작신호단(sof)으로 부터 두 번째 시작신호가 나온후에 두 번째 패킷 데이터를 리드한다.
반면에 유에스비 컨트롤러(11)가 패킷-낱오케이(packet-notok)신호를 출력하면 라이트 준비신호단(wr-ready)은 '로우'상태를 유지하고 다음 패킷 데이터가 벌크 선입선출부(12)에 라이트 되지 않는다. 그리고 프래임 시작신호단(sof)에서 다음 시작신호가 나오면 유에스비 컨트롤러(11)가 벌크 선입선출부(12)의 패킷 리드시 첫 번째 패킷을 리드한다.
이와 같이 본 발명 유에스비 컨트롤러의 벌크 인터페이스부는 리드와 라이트 동작이 동시에 일어나지 않는다.
상기와 같은 본 발명 유에스비 컨트롤러의 벌크 인터페이스부 다음과 같은 효과가 있다.
첫째, 벌크 선입선출부의 크기를 절반으로 줄일 수 있다.
둘째, 벌크 선입선출부의 리드/라이트 동작이 동시에 일어나지 않기 때문에 데이터를 손실할 가능성이 적어지게 된다.

Claims (3)

  1. 첫번째 프래임 시작신호를 받아 선입선출부에 라이트된 첫 번째 패킷 데이타를 리드한 후 전송된 데이터가 적합한지 부적합한지를 판단하여 출력하는 제어부와,
    첫 번째 프래임 시작신호를 받아 데이터의 첫 번째 데이터를 라이트한 후 상기 제어부의 적합, 부적합 판단신호를 받아 패킷 데이터를 리드할 경우에 부적합 판단신호가 나오면 두번째 프래임 시작신호가 발생할 때 상기 제어부가 다시 첫번째 패킷 데이터를 리드할 수 있도록 동작하는 벌크 선입선출부를 포함하여 구성됨을 특징으로 하는 유에스비(Universal Serial Bus:USB) 컨트롤러의 벌크 인터페이스부.
  2. 제 1 항에 있어서, 상기 벌크 선입선출부는 상기 패킷의 최대 크기와 동일한 것을 특징으로 하는 유에스비 컨트롤러의 벌크 인터페이스부.
  3. 제 1 항에 있어서, 상기 벌크 선입선출부는 리드/라이트 동작이 동시에 일어나지 않도록 함을 특징으로 하는 유에스비 컨트롤러의 벌크 인터페이스부.
KR1019970062403A 1997-11-24 1997-11-24 유에스비 컨트롤러의 벌크 인터페이스부 KR100304949B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970062403A KR100304949B1 (ko) 1997-11-24 1997-11-24 유에스비 컨트롤러의 벌크 인터페이스부

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970062403A KR100304949B1 (ko) 1997-11-24 1997-11-24 유에스비 컨트롤러의 벌크 인터페이스부

Publications (2)

Publication Number Publication Date
KR19990041750A true KR19990041750A (ko) 1999-06-15
KR100304949B1 KR100304949B1 (ko) 2001-09-24

Family

ID=37529995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970062403A KR100304949B1 (ko) 1997-11-24 1997-11-24 유에스비 컨트롤러의 벌크 인터페이스부

Country Status (1)

Country Link
KR (1) KR100304949B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI512478B (zh) * 2011-01-18 2015-12-11 Asmedia Technology Inc 匯流排主控器與相關方法

Also Published As

Publication number Publication date
KR100304949B1 (ko) 2001-09-24

Similar Documents

Publication Publication Date Title
US7042911B2 (en) Synchronization control device
JPH0581101B2 (ko)
US6055248A (en) Transmission frame format converter circuit
KR100304949B1 (ko) 유에스비 컨트롤러의 벌크 인터페이스부
US20040027870A1 (en) Ic card and ic card system
WO2000008566A3 (de) Interface-schaltung und verfahren zur übertragung von daten zwischen einer seriellen schnittstelle und einem prozessor
KR100188940B1 (ko) 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법
KR100208280B1 (ko) 선입선출 제어부를 갖는 데이터 전송 장치
KR100238150B1 (ko) 메인프로세서의 데이타를 전송하기 위한 장치
KR100257411B1 (ko) 패킷 통신의 인터럽트 발생장치
JP2885538B2 (ja) 固定長データ転送用バッファの誤動作検出方式および復旧方式
JP3246096B2 (ja) ディジタル機器の自己診断装置
KR100318849B1 (ko) Ｃｄｍａ 이동통신 시스템에서의 ｃｐｕ 및 ｄｓｐ간인터페이스 장치
KR0178598B1 (ko) 하드웨어 패킷 루터를 위한 패킷 구성회로
JP2631699B2 (ja) セル・フオーマツテイング方式
JP3189571B2 (ja) データ処理装置
KR100236538B1 (ko) 선입 선출 메모리 장치
KR100190015B1 (ko) 데이터의 비트블록전송방법
KR100261570B1 (ko) 데이터 전송장치
KR200183055Y1 (ko) 피포 제어장치
JPH0927810A (ja) 遅延ゆらぎ吸収装置
JP3456009B2 (ja) 通信方式
KR100326331B1 (ko) 인터페이스 경로상에서의 데이터 전송로스 방지장치
JPS6198041A (ja) 光トランシ−バ
KR20000039904A (ko) 광대역 통신 단말 장치에서 데이터의 버퍼링 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee