KR20000039904A - 광대역 통신 단말 장치에서 데이터의 버퍼링 방법 - Google Patents

광대역 통신 단말 장치에서 데이터의 버퍼링 방법 Download PDF

Info

Publication number
KR20000039904A
KR20000039904A KR1019980055371A KR19980055371A KR20000039904A KR 20000039904 A KR20000039904 A KR 20000039904A KR 1019980055371 A KR1019980055371 A KR 1019980055371A KR 19980055371 A KR19980055371 A KR 19980055371A KR 20000039904 A KR20000039904 A KR 20000039904A
Authority
KR
South Korea
Prior art keywords
data
communication terminal
signal
out part
broadband communication
Prior art date
Application number
KR1019980055371A
Other languages
English (en)
Inventor
이종헌
Original Assignee
서평원
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신 주식회사 filed Critical 서평원
Priority to KR1019980055371A priority Critical patent/KR20000039904A/ko
Publication of KR20000039904A publication Critical patent/KR20000039904A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 광대역 통신 단말 장치에서 데이터의 버퍼링 방법에 관한 것으로서, ATM(Asynchronous Transfer Mode ; 비동기 전송 모드) AAL1(ATM Adaptation Layer 1) 데이터를 인터페이스(Interface) 하는데 있어 수신된 데이터를 선입선출부(FIFO ; First-In First-Out)에 버퍼링(Buffering)하는 방법에 관한 것이다.
이와 같은 본 발명은 선입선출부(FIFO)를 초기화 하는 단계와, 상기 선입선출부에 저장된 데이터의 양에 따라 상기 선입선출부의 동작을 제어하는 단계를 포함하여 이루어진다.

Description

광대역 통신 단말 장치에서 데이터의 버퍼링 방법
본 발명은 광대역 통신 단말 장치에서 데이터의 버퍼링 방법에 관한 것으로서, 특히 ATM(Asynchronous Transfer Mode ; 비동기 전송 모드) AAL1(ATM Adaptation Layer 1) 데이터를 인터페이스(Interface) 하는데 있어 수신된 데이터를 버퍼링(Buffering)하는 방법에 관한 것이다.
상기 광대역 통신 단말 장치는 ATM 백본 망에서 영상 데이터 통신이 가능하도록 하는 장치로서, 입력되는 ATM 셀(Cell) 데이터를 영상 압축 표준 프로토콜 중에 하나인 H.320 프로토콜 데이터로 변환하여 이기종 간에 영상 통신이 가능하도록 하는 장치이다.
도 1 은 종래 광대역 통신 단말 장치에서 수신 데이터를 처리하기 위한 장치의 구성과 그에 따른 수신 데이터의 흐름을 나타낸 블록구성도이다.
도 1 을 참조하면, 종래 광대역 통신 단말 장치에서 수신 데이터를 처리하기 위한 장치는 입력되는 48 바이트(Byte)의 ATM 셀 페이로드(Payload)를 ATM 셀 처리부(10)가 제1 선입선출부(20)에게로 쓰기 동작을 수행한다. 여기에서, 상기 제1 선입선출부(20)는 패러렐 인 패러렐 아웃 피포(Parallel-In Parallel-Out FIFO ;Parallel-In Parallel-Out First-In First-Out)이다. 즉, 병렬 데이터를 입력받아 병렬 데이터를 출력하는 피포이다. 이때, 상기 ATM 셀 처리부(10)가 제1 선입선출부(20)에게로 쓰기(Write) 동작을 수행할 때 라이트 스트로브(Write Stobe) 신호가 활성화(Active)된다.
상기 제1 선입선출부(20)에 쓰여진 48 바이트의 ATM 셀 페이로드는 제어 로직(Control Logic)부(30)에 의해 1 바이트의 AAL 1 헤더(Header)가 제거된 후 47 바이트의 데이터가 제2 선입선출부(40)에게로 쓰여진다. 여기에서. 상기 제2 선입선출부(40)는 패러렐 인 시리얼 아웃 피포(Parallel-In Serial-Out FIFO)이다. 즉, 병렬 데이터를 입력받아 직렬 데이터로 출력하는 피포이다. 이때, 상기 제어 로직(Control Logic)부(30)는 상기 라이트 스트로브 신호를 카운팅(Counting)하여 48 번째 라이트 스토로브 신호를 입력받게 되면 상기 제1 선입선출부(20)로부터 48 바이트의 ATM 셀 페이로드를 입력받는다. 또한, 상기 제어 로직(Control Logic)부(30)는 활성화된(Active) 수신 인에이블(RX Enable) 신호를 입력받는 상태에서 상기 48 바이트의 ATM 셀 페이로드 중에서 1 바이트의 AAL 1 헤더를 제거한 후 47 바이트의 데이터를 제2 선입선출부(40)로 쓰게 된다. 상기 제2 선입선출부(40)에 쓰여진 47 바이트의 데이터는 제2 선입선출부(40)에 의해 직렬 데이터로 출력되어 H.320 데이터 처리부(50)로 전송된다. 이때, 상기 H.320 데이터 처리부(50)는 고정된 직렬 클럭(Serial Clock)에 의해 상기 직렬 데이터를 읽어온다.
상기 ATM 셀 처리부(10)에서 상기 제1 선입선출부(20)로, 상기 제1 선입선출부(20)에서 상기 제어 로직부(30)로, 상기 제어 로직부(30)에서 상기 제2 선입선출부(40)로의 데이터 이동은 버스트(Burst)하게 수행되며 시스템 클럭의 동작에 의해 좌우된다. 그리고, 상기 제2 선입선출부(40)에서 상기 H.320 데이터 처리부(50)로의 데이터 이동은 고정된 시리얼 클럭에 의해 수행된다.
도 2 는 종래 광대역 통신 단말 장치에서 수신 데이터를 처리하기 위한 장치의 제2 선입선출부의 리드(Read) 및 라이트(Wrie) 신호의 타이밍(Timing)을 나타낸 도면이다.
도 2 를 참조하여 종래 2개의 광대역 통신 단말 장치가 상호 통신을 하는 경우를 설명하기로 한다.
제1 광대역 통신 단말 장치와 제2 광대역 통신 단말 장치가 상호 호 접속을 하는 경우를 설명하면, 먼저 제1 광대역 통신 단말 장치가 제2 광대역 통신 단말 장치에게 호 설정(Call Setup)을 요구한다. 그러면, 제2 광대역 통신 단말 장치는 제1 광대역 통신 단말 장치에게 호 설정에 대한 응답을 한다. 제1 광대역 통신 단말 장치는 제2 광대역 통신 단말 장치로부터 호 설정을 확인하고 H.320 데이터 처리부(50)를 구동시킨다. 여기에서, H.320 데이터 처리부(50)가 구동되는 것은 송신 데이터가 전송되고 있으며 수신 데이터를 요구하고 있는 상태라는 것을 의미한다.
이때, 제1 광대역 통신 단말 장치내의 H.320 데이터 처리부가 구동되는 시점과 제2 광대역 통신 단말 장치내의 H.320 데이터 처리부가 구동되는 시점이 상호 다를 수가 있다. 이는 시스템의 처리속도에 기인한다. 예를 들어, 각 개인용 컴퓨터(PC)에서 시스템이 동작하는 경우 각 개인용 컴퓨터의 데이터 처리속도에 따라 H.320 데이터 처리부가 구동되는 시점이 상호 다를 수가 있는 것이다.
한편, 제2 광대역 통신 단말 장치가 제1 광대역 통신 단말 장치보다 H.320 데이터 처리부가 구동되는 시점이 늦어지게 되었을 경우, H.320 데이터 처리부가 먼저 구동된 제1 광대역 통신 단말 장치는 데이터를 계속 전송하고 있는 상태가 된다. 상기 전송되고 있는 데이터는 제2 광대역 통신 단말 장치의 제2 선입선출부에 저장되게 된다. 하지만, 제2 광대역 통신 단말 장치는 H.320 데이터 처리부가 구동되는 시점이 상대적으로 늦으므로 도 2 에 도시된 리드(Read)신호가 활성화되지 않아(In-Active) 제2 선입선출부에 데이터가 풀(Full) 되는 경우가 발생된다.
즉, 도 2 에 도시된 라이트(Write) 신호가 활성화되는 시점은 ATM 호가 설정되는 시점이고, 리드 신호가 활성화되는 시점은 H.320 데이터 처리부가 구동되는 시점이 된다. 이때, ATM 호가 설정되면 상기 라이트 신호에 의해 제2 선입선출부에 데이터가 쓰여지지만, H.320 데이터 처리부가 구동되지 않게 되면 상기 리드 신호가 활성화되지 못하므로 제2 선입선출부가 풀(Full)이 되는 경우가 발생된다. 이어, H.320 데이터 처리부가 구동되면 제2 선입선출부에 저장된 데이터를 읽어가기 시작한다. 이때, 제2 선입선출부의 풀 상태는 잠시 해소된다. 하지만, 상기 라이트 신호가 활성화 되는 것은 매우 버스트 하게 발생되므로 다시 순간적으로 제2 선입선출부가 풀 상태가 된다. 제2 선입선출부가 풀 상태가 되면 제2 선입선출부가 풀 상태된 이후에 제2 선입선출부로 입력되는 데이터는 삭제되므로 전송될 데이터의 손실이 발생된다.
이와 같은 종래 기술에 따른 버퍼링 방법은 각 단말의 H.320 데이터 처리부의 구동 시점의 차이에 따라 전송되어야 할 데이터가 손실될 수 있는 문제점이 있었다.
본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 각 제어신호들을 이용하여 선입선출부가 풀(Full) 상태가 되거나 엠프티(Empty) 상태가 되는 것을 방지하도록 한 광대역 통신 단말 장치에서 데이터의 버퍼링 방법을 제공하기 위한 것이다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 선입선출부(FIFO)를 초기화 하는 단계와, 상기 선입선출부에 저장된 데이터의 양에 따라 상기 선입선출부의 동작을 제어하는 단계를 포함하여 이루어진다.
바람직하게는, 상기 선입선출부를 초기화 하는 단계는 시스템 리셋(System Reset) 신호와 수신 인에이블(RX Enable) 신호가 논리합(AND) 되어 출력되는 리셋 신호를 선입선출부로 인가하여 초기화 한다. 상기 선입선출부의 동작을 제어하는 단계는 상기 선입선출부가 75 % 이상의 풀(Full) 상태가 되면 라이트 신호를 비활성화(In-Active 또는 Disable) 시키고 상기 선입선출부가 25 % 이하의 풀 상태가 되면 라이트 신호를 활성화(Active 또는 Enable) 시켜, 상기 선입선출부가 75 % 이상의 풀 상태 일 때는 상기 선입선출부로 데이터를 쓰지 않고 상기 선입선출부가 25 % 이하의 풀 상태가 되면 상기 선입선출부로 데이터를 쓰도록 한다. 또한, 상기 선입선출부의 동작을 제어하는 단계는 상기 선입선출부가 75 % 이상의 풀 상태 일 때 리드 신호를 활성화 시키고 상기 선입선출부가 25 % 이하의 풀 상태가 되면 리드 신호를 비활성화 시켜, 상기 선입선출부가 75 % 이상의 풀 상태 일 때 상기 선입선출부의 데이터를 읽어들이고 상기 선입선출부가 25 % 이하의 풀 상태가 되면 상기 선입선출부로부터 데이터를 읽어들이지 않도록 한다.
도 1 은 종래 광대역 통신 단말 장치에서 수신 데이터를 처리하기 위한 장치의 구성과 그에 따른 수신 데이터의 흐름을 나타낸 블록구성도.
도 2 는 종래 광대역 통신 단말 장치에서 수신 데이터를 처리하기 위한 장치의 제2 선입선출부의 리드(Read) 및 라이트(Write) 신호의 타이밍(Timing)을 나타낸 도면.
도 3 은 본 발명에 따른 광대역 통신 단말 장치에서 수신 데이터를 처리하기 위한 장치의 구성과 제어신호들을 나타낸 블록구성도.
도 4 는 본 발명에 따른 광대역 통신 단말 장치에서 수신 데이터를 처리하기 위한 장치의 리셋 신호의 생성을 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 라이트 스트로브 신호 2,11 : 수신 인에이블 신호
3,5 : 라이트 신호 4,6 : 리드 신호
7 : 리셋 신호 8 : AEF(Almost Empty Full) 신호
9 : HF(Half Full) 신호 10 : ATM 셀 처리부
20 : 제1 선입선출부 30 : 제어 로직부
40 : 제2 선입선출부 50 : H.320 데이터 처리부
이하, 본 발명의 바람직한 일 실시예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.
도 3 은 본 발명에 따른 광대역 통신 단말 장치에서 수신 데이터를 처리하기 위한 장치의 구성과 제어신호들을 나타낸 블록구성도이다.
도 4 는 본 발명에 따른 광대역 통신 단말 장치에서 수신 데이터를 처리하기 위한 장치의 리셋 신호의 생성을 나타낸 도면이다.
도 3 및 도 4 를 참조하면, 본 발명에 따른 광대역 통신 단말 장치에서 수신 데이터를 처리하기 위한 장치는 종래 기술에 따른 구성과 같다. 단, 제어 로직부와 제1 선입선출부를 거치지 않고 ATM 셀 처리부(10)에서 곧바로 제2 선입선출부(40)로 데이터가 입력된다.
이와 같은 본 발명에 따른 광대역 통신 단말 장치에서 수신 데이터를 처리하기 위한 장치에 있어서, 제2 선입선출부(40)의 버퍼링을 제어하기 위한 방법은 도 3 에 도시된 각 제어신호들을 이용하여 버퍼링을 제어한다.
도 3 에 도시된 라이트 신호와 리드 신호의 역할은 종래 기술에 따른 신호의 역할과 동일하다. 본 발명에서 유의해야 할 각 제어신호들은 다음과 같다.
도 3 에 도시된 리셋 신호(7)는 제2 선입선출부(40)를 리셋시키는 신호로서, 상기 제2 선입선출부(40)가 리셋 신호를 입력받으면 엠프티(Empty) 상태가 된다. AEF(Almost Empty Full) 신호(8)는 제2 선입선출부(40)가 25 % ~75 % 의 풀(Full) 상태 일 때 제2 선입선출부(40)가 출력하는 신호이다. HF(Half Full) 신호(9)는 제2 선입선출부(40)가 50 % 이상의 풀(Full) 상태 일 때 제2 선입선출부(40)가 출력하는 신호이다. 수신 인에이블(RX Enable) 신호(11)는 H.320 데이터 처리부(50)가 제2 선입선출부(40)로부터 리드 동작을 수행하도록 하는 신호로서, 제2 선입선출부(40)는 활성화된 수신 인에이블 신호를 입력받으면 활성화된 리드 신호를 출력한다.
여기에서, 상기 리셋 신호는 도 4 에 도시된 바와 같이 수신 인에이블 신호와 시스템 리셋 신호가 앤드 게이트(12)에서 논리합되어 출력된 신호이다.
상기와 같은 제어신호들에 의해 버퍼링을 제어하는 방법은 먼저, H.320 데이터 처리부(50)가 구동될 때 이미 제2 선입선출부(40)가 풀 상태가 되었다고 가정하여 수신 인에이블 신호(7)를 출력시키고 이에 따른 리셋 신호(7)를 생성하여 제2 선입선출부(40)로 입력시킨다. 그러면 제2 선입선출부(40)는 초기화 된다.
이와 같이 초기화된 제2 선입선출부(40)는 입력되는 데이터를 버퍼링 하게 되는데, 제2 선입선출부(40)가 75 % 이상의 풀 상태가 되면 라이트 신호(5)를 비활성화(In-Active, 또는 Disable) 시킨다. 이어, 제2 선입선출부(40)가 25 % 이하의 풀 상태가 되면 다시 라이트 신호(5)를 활성화(Active, 또는 Disable) 시킨다. 따라서, 제2 선입선출부(40)가 75 % 이상의 풀 상태 일 때는 제2 선입선출부(40)로 데이터를 쓰지 않고 제2 선입선출부(40)가 25 % 이하의 풀 상태가 되면 제2 선입선출부(40)로 데이터를 쓰도록 하므로 제2 선입선출부(40)가 풀 상태가 되거나 엠프티 상태가 되는 것을 방지하게 된다.
한편, 제2 선입선출부(40)가 75 % 이상의 풀 상태 일 때 리드 신호(6)를 활성화 시켜 H.320 데이터 처리부(50)가 데이터를 읽어들이도록 한다. 이어, 제2 선입선출부(40)가 25 % 이하의 풀 상태가 되면 리드 신호(6)를 비활성화 시킨다. 따라서, 제2 선입선출부(40)가 75 % 이상의 풀 상태 일 때 제2 선입선출부(40)의 데이터를 읽어들이고 25 % 이하의 풀 상태가 되면 제2 선입선출부(40)로부터 데이터를 읽어들이지 않으므로 제2 선입선출부(40)가 풀 상태가 되거나 엠프티 상태가 되는 것을 방지하게 된다.
상기 제2 선입선출부(40)는 ATM 과 H.320 을 인터페이스 하기 위한 피포(FIFO)이지만, 각 광대역 통신 단말 장치들이 전기적인 신호로 통신하기 때문에 상기 라이트 신호와 리드 신호에 동시에 활성화 되는 경우가 많게 된다. 즉, 광대역 통신 단말 장치가 정상적으로 동작하게 되면 상기 제2 선입선출부(40)가 풀 상태 또는 25 % 이하의 풀 상태 또는 75 % 이상의 풀 상태가 되는 경우는 희박하다. 하지만, 본 발명을 적용하게 되면 간혹 발생되는 피포의 풀 상태 또는 엠프티 상태를 방지할 수 있게 된다.
이상의 설명에서와 같은 본 발명은 피포가 풀 상태가 되거나 엠프티 상태가 되는 것을 방지하므로 전체 시스템의 안정성을 확보할 수 있는 효과가 있다.
또한, 본 발명은 광대역 통신 단말 장치 뿐만 아니라 피포를 사용하는 모든 시스템에 적용하여 피포에 버퍼링 되는 데이터를 효율적으로 제어할 수 있는 효과를 볼 수 있다.

Claims (4)

  1. 선입선출부를 초기화 하는 단계와;
    상기 선입선출부에 저장된 데이터의 양에 따라 상기 선입선출부의 동작을 제어하는 단계를 포함하여 이루어진 것을 특징으로 하는 광대역 통신 단말 장치에서 데이터의 버퍼링 방법.
  2. 제 1 항에 있어서, 상기 선입선출부를 초기화 하는 단계는 시스템 리셋 신호와 수신 인에이블 신호가 논리합 되어 출력되는 리셋 신호를 선입선출부로 인가하여 초기화 하는 것을 특징으로 하는 광대역 통신 단말 장치에서 데이터의 버퍼링 방법.
  3. 제 1 항에 있어서, 상기 선입선출부의 동작을 제어하는 단계는 상기 선입선출부가 75 % 이상의 풀 상태가 되면 라이트 신호를 비활성화 시키고, 상기 선입선출부가 25 % 이하의 상태가 되면 라이트 신호를 활성화 시키는 것을 특징으로 하는 광대역 통신 단말 장치에서 데이터의 버퍼링 방법.
  4. 제 1 항에 있어서, 상기 선입선출부의 동작을 제어하는 단계는 상기 선입선출부가 75 % 이상의 풀 상태 일 때 리드 신호를 활성화 시키고, 상기 선입선출부가 25 % 이하의 상태가 되면 리드 신호를 비활성화 시키는 것을 특징으로 하는 광대역 통신 단말 장치에서 데이터의 버퍼링 방법.
KR1019980055371A 1998-12-16 1998-12-16 광대역 통신 단말 장치에서 데이터의 버퍼링 방법 KR20000039904A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980055371A KR20000039904A (ko) 1998-12-16 1998-12-16 광대역 통신 단말 장치에서 데이터의 버퍼링 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980055371A KR20000039904A (ko) 1998-12-16 1998-12-16 광대역 통신 단말 장치에서 데이터의 버퍼링 방법

Publications (1)

Publication Number Publication Date
KR20000039904A true KR20000039904A (ko) 2000-07-05

Family

ID=19563131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980055371A KR20000039904A (ko) 1998-12-16 1998-12-16 광대역 통신 단말 장치에서 데이터의 버퍼링 방법

Country Status (1)

Country Link
KR (1) KR20000039904A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100523546B1 (ko) * 2002-10-21 2005-10-25 국방과학연구소 프레임 동기를 유지하는 탄성버퍼 및 이를 이용한 노드간클럭 편차 검출 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100523546B1 (ko) * 2002-10-21 2005-10-25 국방과학연구소 프레임 동기를 유지하는 탄성버퍼 및 이를 이용한 노드간클럭 편차 검출 방법

Similar Documents

Publication Publication Date Title
US5625625A (en) Method and apparatus for partitioning data load and unload functions within an interface system for use with an asynchronous transfer mode system
KR0135815B1 (ko) 오버레이 기능을 가진 데이타 통신방법 및 그 방법을 수행하는 장치
US5938748A (en) Data transfer mechanism for transfer of real-time data including real-time data computed on-the-fly
US6092116A (en) DMA controller with response message and receive frame action tables
EP0752799A2 (en) Interrupt modulator for receiving bursty high speed network traffic
EP0885418A1 (en) Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure
KR100298357B1 (ko) 프레임릴레이-에이티엠간인터페이스회로및그작동방법
US5568470A (en) Method for controlled-latency transfer of transmitt ATM traffic and synchronous feedback over a physical interface
US7876870B2 (en) Data streaming for non-DMA digital computing devices
JP2005018768A (ja) 単一ポートセルメモリ装置のための二重ポート機能
JP2950231B2 (ja) セル化転送データのリアセンブルバッファ制御装置及び制御方法
US6622183B1 (en) Data transmission buffer having frame counter feedback for re-transmitting aborted data frames
KR20000039904A (ko) 광대역 통신 단말 장치에서 데이터의 버퍼링 방법
US6754743B2 (en) Virtual insertion of cells from a secondary source into a FIFO
JP3603540B2 (ja) データ送信装置
JP2874798B2 (ja) 高速データ転送の方法とその装置
JP3055530B2 (ja) Ａｔｍをｓｔｍデータに変換するａａｌ１終端装置の２重化方法及びその構成
JP3897094B2 (ja) インタフェース変換装置
US6591316B1 (en) Avoiding fragmentation loss in high speed burst oriented packet memory interface
JP2838674B2 (ja) Ｆｃ／ａｔｍ網変換装置における確認フレーム転送方式
JP2910746B2 (ja) トラフィックシェーピング方法および装置
KR100248076B1 (ko) 무선 비동기 전송모드 전송 장치의 무선 송신 패킷 변환장치 및 방법
JPH05336151A (ja) パケット交換装置
JP3255120B2 (ja) トレイラ処理システム
KR19990041750A (ko) 유에스비 컨트롤러의 벌크 인터페이스부

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid