JP3055530B2 - Ａｔｍをｓｔｍデータに変換するａａｌ１終端装置の２重化方法及びその構成 - Google Patents
Ａｔｍをｓｔｍデータに変換するａａｌ１終端装置の２重化方法及びその構成Info
- Publication number
- JP3055530B2 JP3055530B2 JP10156836A JP15683698A JP3055530B2 JP 3055530 B2 JP3055530 B2 JP 3055530B2 JP 10156836 A JP10156836 A JP 10156836A JP 15683698 A JP15683698 A JP 15683698A JP 3055530 B2 JP3055530 B2 JP 3055530B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- aal1
- atm
- act
- stm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、特にＡＴＭ（Ａｓ
ｙｎｃｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）セ
ルをＳＴＭ（Ｓｙｎｃｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ
Ｍｏｄｅ）データに変換し、アクト系スタンバイ系の
２重化構成をとるＡＡＬ１（ＡＴＭ Ａｄａｐｔａｔｉ
ｏｎ Ｌａｙｅｒ Ｔｙｐｅ １）終端装置の２重化方
法及びその構成に属する。
ｙｎｃｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）セ
ルをＳＴＭ（Ｓｙｎｃｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ
Ｍｏｄｅ）データに変換し、アクト系スタンバイ系の
２重化構成をとるＡＡＬ１（ＡＴＭ Ａｄａｐｔａｔｉ
ｏｎ Ｌａｙｅｒ Ｔｙｐｅ １）終端装置の２重化方
法及びその構成に属する。
【０００２】
【従来の技術】従来より、ＡＴＭをＳＴＭデータに変換
するＡＡＬ１終端装置として、例えば、特開平９−５５
７５２号公報、特開平７−１２３１０３号公報等に開示
されている。
するＡＡＬ１終端装置として、例えば、特開平９−５５
７５２号公報、特開平７−１２３１０３号公報等に開示
されている。
【０００３】
【発明が解決しようとする課題】ところで、セルの損失
をなくし信頼性をあげるためには冗長構成をアクト系と
スタンバイ系との二重化構成にすればよいことは既知で
ある。
をなくし信頼性をあげるためには冗長構成をアクト系と
スタンバイ系との二重化構成にすればよいことは既知で
ある。
【０００４】しかしながら、二重化するための手段が無
かったために、これら公報に記載の発明に係る冗長構成
は、回線カードのようにＮ＋１重化であった。そのた
め、セルの揺らぎが生じ、ペイロード同期の確保ができ
ないため、サービスの停止なしで切り替えができず低い
信頼性しか得られなという問題点があった。
かったために、これら公報に記載の発明に係る冗長構成
は、回線カードのようにＮ＋１重化であった。そのた
め、セルの揺らぎが生じ、ペイロード同期の確保ができ
ないため、サービスの停止なしで切り替えができず低い
信頼性しか得られなという問題点があった。
【０００５】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、セル損失なしに系
切り替えを行えるＡＡＬ１終端装置の２重化構成を提供
し、サービスの信頼性を向上させることことができる、
ＡＴＭをＳＴＭデータに変換するＡＡＬ１終端装置の２
重化方法及びその構成を提供する点に存する。
のであり、その目的とするところは、セル損失なしに系
切り替えを行えるＡＡＬ１終端装置の２重化構成を提供
し、サービスの信頼性を向上させることことができる、
ＡＴＭをＳＴＭデータに変換するＡＡＬ１終端装置の２
重化方法及びその構成を提供する点に存する。
【０００６】
【課題を解決するための手段】本発明は上記課題を解決
すべく以下に掲げる構成とした。請求項１記載の発明の
要旨は、ＡＴＭ−ＳＷから送信されたＡＴＭセルをＳＴ
Ｍデータに変換し、ＳＴＭ−ＳＷに送信するＡＡＬ１終
端装置の二重化方法であって、アクト系ＡＴＭ―ＳＷ及
びスタンバイ系ＡＴＭ―ＳＷによりＡＴＭセルを送信
し、アクト系ＡＡＬ１終端装置及びスタンバイ系ＡＡＬ
１終端装置により、前記アクト系ＡＴＭ―ＳＷと前記ス
タンバイ系ＡＴＭ―ＳＷとからＡＴＭ網を介して前記Ａ
ＴＭセルを受信し、このＡＴＭセルをＳＴＭセルに変換
し、該ＳＴＭセルを送信し、アクト系ＳＴＭ―ＳＷ及び
スタンバイ系ＳＴＭ―ＳＷにより、前記アクト系ＡＡＬ
１終端装置と前記スタンバイ系ＡＡＬ１終端装置とから
ＳＴＭ網を介して前記ＳＴＭセルを受信し、前記アクト
系ＡＴＭ―ＳＷ及びスタンバイ系ＡＴＭ―ＳＷに設けら
れたセル制御装置により前記アクト系ＡＡＬ１終端装置
とスタンバイ系ＡＡＬ１終端装置とに同時にＡＴＭセル
を送信し同期確保し、さらに前記アクト系ＡＡＬ１終端
装置と前記スタンバイ系ＡＡＬ１終端装置とに設けられ
たセル制御装置により、前記アクト系セル制御装置と前
記スタンバイ系制御装置とが送信したＡＴＭセルを受信
し、このＡＴＭセルの中からアクト系のセルのみを選択
し、前記アクト系ＡＴＭ―ＳＷ内の前記セル制御装置か
ら前記ＡＴＭセルを受信するタイミングに同期させてＡ
ＴＭセルを送出することを特徴とする、ＡＴＭをＳＴＭ
データに変換するＡＡＬ１終端装置の２重化方法に存す
る。請求項２記載の発明の要旨は、前記アクト系ＡＡＬ
１終端装置とスタンバイ系ＡＡＬ１終端装置とのそれぞ
れに設けられているＡＡＬ１ＳＡＲにより、前記アクト
系ＡＡＬ１終端装置と前記スタンバイ系ＡＡＬ１終端装
置とに設けられている前記各セル制御装置から送出され
たＡＴＭセルを受信し、分解し、ＳＴＭセルに変換する
ことを特徴とする請求項１記載の、ＡＴＭをＳＴＭデー
タに変換する ＡＡＬ１終端装置の２重化方法に存する。
請求項３記載の発明の要旨は、ＡＴＭ−ＳＷから送信さ
れたＡＴＭセルをＳＴＭデータに変換し、ＳＴＭ−ＳＷ
に送信するＡＡＬ１終端装置の二重化構成であって、Ａ
ＴＭセルを送信する、アクト系ＡＴＭ―ＳＷ及びスタン
バイ系ＡＴＭ―ＳＷと、これらアクト系ＡＴＭ―ＳＷと
スタンバイ系ＡＴＭ―ＳＷとからＡＴＭ網を介して前記
ＡＴＭセルを受信し、このＡＴＭセルをＳＴＭセルに変
換し、該ＳＴＭセルを送信する、アクト系ＡＡＬ１終端
装置及びスタンバイ系ＡＡＬ１終端装置と、これらアク
ト系ＡＡＬ１終端装置とスタンバイ系ＡＡＬ１終端装置
とからＳＴＭ網を介して前記ＳＴＭセルを受信するアク
ト系ＳＴＭ―ＳＷ及びスタンバイ系ＳＴＭ―ＳＷとを備
え、前記アクト系ＡＴＭ―ＳＷ及びスタンバイ系ＡＴＭ
―ＳＷには、前記アクト系ＡＡＬ１終端装置とスタンバ
イ系ＡＡＬ１終端装置とに同時にＡＴＭセルを送信し同
期確保するセル制御装置が設けられ、前記アクト系セル
制御装置と前記スタンバイ系制御装置とが送信したＡＴ
Ｍセルを受信し、このＡＴＭセルの中からアクト系のセ
ルのみを選択し、前記アクト系ＡＴＭ―ＳＷ内の前記セ
ル制御装置から前記ＡＴＭセルを受信するタイミングに
同期させてＡＴＭセルを送出するセル制御装置が、前記
アクト系ＡＡＬ１終端装置と前記スタンバイ系ＡＡＬ１
終端装置とに設けられていることを特徴とする、ＡＴＭ
をＳＴＭデータに変換するＡＡＬ１終端装置の２重化構
成に存する。請求項４記載の発明の要旨は、前記アクト
系ＡＡＬ１終端装置と前記スタンバイ系ＡＡＬ１終端装
置とに設けられている前記各セル制御装置から送出され
たＡＴＭセルを受信し、分解し、ＳＴＭセルに変換する
ＡＡＬ１ＳＡＲが、前記アクト系ＡＡＬ１終端装置とス
タンバイ系ＡＡＬ１終端装置とのそれぞれに設けられて
いることを特徴とする請求項３記載の、ＡＴＭをＳＴＭ
データに変換するＡＡＬ１終端装置の２重化構成に存す
る。請求項５記載の発明の要旨は、前記各ＡＡＬ１ＳＡ
Ｒのチャンネルオープンのタイミングを制御するＢＵＳ
Ｃｏｎｔｒｏｌｌｅｒが、前記アクト系ＡＡＬ１終端
装とスタンバイ系ＡＡＬ１終端装置とのそれぞれに設け
られていることを特徴とする請求項３又は４に記載の、
ＡＴＭをＳＴＭデータに変換するＡＡＬ１終端装置の２
重化構成に存する。請求項６記載の発明の要旨は、前記
ＡＡＬ１ＳＡＲは、チャネル毎に複数セル分のセル受信
バッファを持ち、セル受信バッファにはセル毎にしきい
値が設定され、該しきい値を越えると受信バッファ中の
ＡＡＬ１セルのペイロードをＳＴＭ回線にマッピングを
開始することを特徴とする請求項２に記載の、ＡＴＭを
ＳＴＭデータに変換するＡＡＬ１終端装置の２重化方法
に存する。請求項７記載の発明の要旨は、前記セル制御
装置内にセル送信用バッファがチャンネル毎に設けら
れ、該セル送信用バッファに所定のしきい値までセルが
溜まるとセル送信タイミングが作られ、該セル送信タイ
ミングに同期させて前記アクト系ＡＡＬ１終端装置と前
記スタンバイ系両ＡＡＬ１終端装置内の前記セル制御装
置に周期的に送信することを特徴とする請求項１，２又
は６に記載の、ＡＡＬ１終端装置の２重化方法に存す
る。請求項８記載の発明の要旨は、前記セル制御装置
は、前記アクト系ＡＡＬ１終端装置と前記スタンバイ系
ＡＡＬ１終端装置内に設けられたＡＡＬ１セルのＳＮを
監視し、ＡＴＭ―ＳＷから受信するＡＡＬ１セルのＳＮ
が０になった時に、前記ＡＡＬ１ＳＡＲへの送信を開始
することを特徴とする請求項１，２，６，７のいずれか
に記載の、ＡＴＭをＳＴＭデータに変換するＡＡＬ１終
端装置の２重化方法に存する。請求項９記載の発明の要
旨は、前記ＡＡＬ１ＳＡＲのチャンネルオープンのタイ
ミングを監視するＢＵＳ Ｃｏｎｔｒｏｌｌｅｒが前記
アクト系ＡＡＬ１終端装置と前記スタンバイ系ＡＡＬ１
終端装置内に設けられていることを特徴とする請求項
１，２，６，７，８のいずれかに記載の、ＡＴＭをＳＴ
Ｍデータに変換するＡＡＬ１終端装置の２重化方法に存
する。
すべく以下に掲げる構成とした。請求項１記載の発明の
要旨は、ＡＴＭ−ＳＷから送信されたＡＴＭセルをＳＴ
Ｍデータに変換し、ＳＴＭ−ＳＷに送信するＡＡＬ１終
端装置の二重化方法であって、アクト系ＡＴＭ―ＳＷ及
びスタンバイ系ＡＴＭ―ＳＷによりＡＴＭセルを送信
し、アクト系ＡＡＬ１終端装置及びスタンバイ系ＡＡＬ
１終端装置により、前記アクト系ＡＴＭ―ＳＷと前記ス
タンバイ系ＡＴＭ―ＳＷとからＡＴＭ網を介して前記Ａ
ＴＭセルを受信し、このＡＴＭセルをＳＴＭセルに変換
し、該ＳＴＭセルを送信し、アクト系ＳＴＭ―ＳＷ及び
スタンバイ系ＳＴＭ―ＳＷにより、前記アクト系ＡＡＬ
１終端装置と前記スタンバイ系ＡＡＬ１終端装置とから
ＳＴＭ網を介して前記ＳＴＭセルを受信し、前記アクト
系ＡＴＭ―ＳＷ及びスタンバイ系ＡＴＭ―ＳＷに設けら
れたセル制御装置により前記アクト系ＡＡＬ１終端装置
とスタンバイ系ＡＡＬ１終端装置とに同時にＡＴＭセル
を送信し同期確保し、さらに前記アクト系ＡＡＬ１終端
装置と前記スタンバイ系ＡＡＬ１終端装置とに設けられ
たセル制御装置により、前記アクト系セル制御装置と前
記スタンバイ系制御装置とが送信したＡＴＭセルを受信
し、このＡＴＭセルの中からアクト系のセルのみを選択
し、前記アクト系ＡＴＭ―ＳＷ内の前記セル制御装置か
ら前記ＡＴＭセルを受信するタイミングに同期させてＡ
ＴＭセルを送出することを特徴とする、ＡＴＭをＳＴＭ
データに変換するＡＡＬ１終端装置の２重化方法に存す
る。請求項２記載の発明の要旨は、前記アクト系ＡＡＬ
１終端装置とスタンバイ系ＡＡＬ１終端装置とのそれぞ
れに設けられているＡＡＬ１ＳＡＲにより、前記アクト
系ＡＡＬ１終端装置と前記スタンバイ系ＡＡＬ１終端装
置とに設けられている前記各セル制御装置から送出され
たＡＴＭセルを受信し、分解し、ＳＴＭセルに変換する
ことを特徴とする請求項１記載の、ＡＴＭをＳＴＭデー
タに変換する ＡＡＬ１終端装置の２重化方法に存する。
請求項３記載の発明の要旨は、ＡＴＭ−ＳＷから送信さ
れたＡＴＭセルをＳＴＭデータに変換し、ＳＴＭ−ＳＷ
に送信するＡＡＬ１終端装置の二重化構成であって、Ａ
ＴＭセルを送信する、アクト系ＡＴＭ―ＳＷ及びスタン
バイ系ＡＴＭ―ＳＷと、これらアクト系ＡＴＭ―ＳＷと
スタンバイ系ＡＴＭ―ＳＷとからＡＴＭ網を介して前記
ＡＴＭセルを受信し、このＡＴＭセルをＳＴＭセルに変
換し、該ＳＴＭセルを送信する、アクト系ＡＡＬ１終端
装置及びスタンバイ系ＡＡＬ１終端装置と、これらアク
ト系ＡＡＬ１終端装置とスタンバイ系ＡＡＬ１終端装置
とからＳＴＭ網を介して前記ＳＴＭセルを受信するアク
ト系ＳＴＭ―ＳＷ及びスタンバイ系ＳＴＭ―ＳＷとを備
え、前記アクト系ＡＴＭ―ＳＷ及びスタンバイ系ＡＴＭ
―ＳＷには、前記アクト系ＡＡＬ１終端装置とスタンバ
イ系ＡＡＬ１終端装置とに同時にＡＴＭセルを送信し同
期確保するセル制御装置が設けられ、前記アクト系セル
制御装置と前記スタンバイ系制御装置とが送信したＡＴ
Ｍセルを受信し、このＡＴＭセルの中からアクト系のセ
ルのみを選択し、前記アクト系ＡＴＭ―ＳＷ内の前記セ
ル制御装置から前記ＡＴＭセルを受信するタイミングに
同期させてＡＴＭセルを送出するセル制御装置が、前記
アクト系ＡＡＬ１終端装置と前記スタンバイ系ＡＡＬ１
終端装置とに設けられていることを特徴とする、ＡＴＭ
をＳＴＭデータに変換するＡＡＬ１終端装置の２重化構
成に存する。請求項４記載の発明の要旨は、前記アクト
系ＡＡＬ１終端装置と前記スタンバイ系ＡＡＬ１終端装
置とに設けられている前記各セル制御装置から送出され
たＡＴＭセルを受信し、分解し、ＳＴＭセルに変換する
ＡＡＬ１ＳＡＲが、前記アクト系ＡＡＬ１終端装置とス
タンバイ系ＡＡＬ１終端装置とのそれぞれに設けられて
いることを特徴とする請求項３記載の、ＡＴＭをＳＴＭ
データに変換するＡＡＬ１終端装置の２重化構成に存す
る。請求項５記載の発明の要旨は、前記各ＡＡＬ１ＳＡ
Ｒのチャンネルオープンのタイミングを制御するＢＵＳ
Ｃｏｎｔｒｏｌｌｅｒが、前記アクト系ＡＡＬ１終端
装とスタンバイ系ＡＡＬ１終端装置とのそれぞれに設け
られていることを特徴とする請求項３又は４に記載の、
ＡＴＭをＳＴＭデータに変換するＡＡＬ１終端装置の２
重化構成に存する。請求項６記載の発明の要旨は、前記
ＡＡＬ１ＳＡＲは、チャネル毎に複数セル分のセル受信
バッファを持ち、セル受信バッファにはセル毎にしきい
値が設定され、該しきい値を越えると受信バッファ中の
ＡＡＬ１セルのペイロードをＳＴＭ回線にマッピングを
開始することを特徴とする請求項２に記載の、ＡＴＭを
ＳＴＭデータに変換するＡＡＬ１終端装置の２重化方法
に存する。請求項７記載の発明の要旨は、前記セル制御
装置内にセル送信用バッファがチャンネル毎に設けら
れ、該セル送信用バッファに所定のしきい値までセルが
溜まるとセル送信タイミングが作られ、該セル送信タイ
ミングに同期させて前記アクト系ＡＡＬ１終端装置と前
記スタンバイ系両ＡＡＬ１終端装置内の前記セル制御装
置に周期的に送信することを特徴とする請求項１，２又
は６に記載の、ＡＡＬ１終端装置の２重化方法に存す
る。請求項８記載の発明の要旨は、前記セル制御装置
は、前記アクト系ＡＡＬ１終端装置と前記スタンバイ系
ＡＡＬ１終端装置内に設けられたＡＡＬ１セルのＳＮを
監視し、ＡＴＭ―ＳＷから受信するＡＡＬ１セルのＳＮ
が０になった時に、前記ＡＡＬ１ＳＡＲへの送信を開始
することを特徴とする請求項１，２，６，７のいずれか
に記載の、ＡＴＭをＳＴＭデータに変換するＡＡＬ１終
端装置の２重化方法に存する。請求項９記載の発明の要
旨は、前記ＡＡＬ１ＳＡＲのチャンネルオープンのタイ
ミングを監視するＢＵＳ Ｃｏｎｔｒｏｌｌｅｒが前記
アクト系ＡＡＬ１終端装置と前記スタンバイ系ＡＡＬ１
終端装置内に設けられていることを特徴とする請求項
１，２，６，７，８のいずれかに記載の、ＡＴＭをＳＴ
Ｍデータに変換するＡＡＬ１終端装置の２重化方法に存
する。
【０００７】即ち、 本発明は、ＡＴＭ（Ａｓｙｎｃｒ
ｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）セルをＳＴ
Ｍ（Ｓｙｎｃｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄ
ｅ）データに変換し、アクト系スタンバイ系の２重化構
成をとるＡＡＬ１（ＡＴＭＡｄａｐｔａｔｉｏｎ Ｌａ
ｙｅｒ Ｔｙｐｅ １）終端装置において、アクト系の
ＡＡＬ１終端装置からスタンバイ系のＡＡＬ１終端装置
にまたスタンバイ系からアクト系に切り替えてもデータ
損失が起こらないＡＡＬ１終端装置の２重化を構成でき
たことを特徴としている。
ｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）セルをＳＴ
Ｍ（Ｓｙｎｃｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄ
ｅ）データに変換し、アクト系スタンバイ系の２重化構
成をとるＡＡＬ１（ＡＴＭＡｄａｐｔａｔｉｏｎ Ｌａ
ｙｅｒ Ｔｙｐｅ １）終端装置において、アクト系の
ＡＡＬ１終端装置からスタンバイ系のＡＡＬ１終端装置
にまたスタンバイ系からアクト系に切り替えてもデータ
損失が起こらないＡＡＬ１終端装置の２重化を構成でき
たことを特徴としている。
【０００８】ＡＴＭ−ＳＷは両系のＡＡＬ１終端装置に
同期のとれた動作クロック、回線クロックを送信する。
同期のとれた動作クロック、回線クロックを送信する。
【０００９】ＡＴＭ−ＳＷ内のセル制御装置は、セルの
揺らぎ吸収、バースト吸収を行い、ＡＡＬ１終端装置内
のセル制御装置に周期的にセルを送信する。
揺らぎ吸収、バースト吸収を行い、ＡＡＬ１終端装置内
のセル制御装置に周期的にセルを送信する。
【００１０】セル制御装置は、両系のＡＴＭ−ＳＷから
受信したセルのアクト系を選択し、ＡＴＭ−ＳＷ内のセ
ル制御装置からセルを受信するタイミングに同期さ
せてＡＡＬ１ＳＡＲにセルを送信する。
受信したセルのアクト系を選択し、ＡＴＭ−ＳＷ内のセ
ル制御装置からセルを受信するタイミングに同期さ
せてＡＡＬ１ＳＡＲにセルを送信する。
【００１１】ＳＴＭ−ＳＷは両系のＡＡＬ１終端装置に
同期のとれたクロック、ＦＰ（Ｆｒａｍｅ Ｐｕｌｓ
ｅ）、データを供給する。
同期のとれたクロック、ＦＰ（Ｆｒａｍｅ Ｐｕｌｓ
ｅ）、データを供給する。
【００１２】このようにして、本願発明では、セルの揺
らぎ吸収、バースト吸収をセル制御装置で行い、ＡＡＬ
１ＳＡＲに周期的にＡＴＭセルを送信し、ＡＡＬ１ＳＡ
ＲのＡＴＭ網側でも同期を確保しているので、データ損
失なくアクト系スタンバイ系の系切り替えを行う。
らぎ吸収、バースト吸収をセル制御装置で行い、ＡＡＬ
１ＳＡＲに周期的にＡＴＭセルを送信し、ＡＡＬ１ＳＡ
ＲのＡＴＭ網側でも同期を確保しているので、データ損
失なくアクト系スタンバイ系の系切り替えを行う。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。図１を参照すると、本発明
の一実施例としてのＡＡＬ１終端装置の２重化構成が示
されている。また、この２重化構成はＡＴＭ網→ＳＴＭ
網方向について示されている。
に基づいて詳細に説明する。図１を参照すると、本発明
の一実施例としてのＡＡＬ１終端装置の２重化構成が示
されている。また、この２重化構成はＡＴＭ網→ＳＴＭ
網方向について示されている。
【００１４】図１において、ＡＴＭ−ＳＷはそれぞ
れアクト系スタンバイ系のＡＴＭスイッチである。アク
ト系のＡＴＭ−ＳＷからアクト系スタンバイ系のＡＡＬ
１終端装置に同一の動作クロック、回線クロックが供給
され、両系のＡＡＬ１終端装置のＡＴＭ網側で同期
がとれている。
れアクト系スタンバイ系のＡＴＭスイッチである。アク
ト系のＡＴＭ−ＳＷからアクト系スタンバイ系のＡＡＬ
１終端装置に同一の動作クロック、回線クロックが供給
され、両系のＡＡＬ１終端装置のＡＴＭ網側で同期
がとれている。
【００１５】ＡＴＭ−ＳＷは、図２に示すように、セ
ル制御装置１０５は、アクト／スタンバイ系から入力さ
れたセルの有効な方（通常はアクト系）を選択し、ＡＳ
Ｗ１０４へ出力する。ＡＳＷ１０４は入力されたセルの
ヘッダをみてセルのスイッチングを行う。switch contr
oller１０７はこのスイッチングを制御する装置であ
る。ＡＴＭ−ＳＷもＡＴＭ−ＳＷと同様の構成とな
っている。
ル制御装置１０５は、アクト／スタンバイ系から入力さ
れたセルの有効な方（通常はアクト系）を選択し、ＡＳ
Ｗ１０４へ出力する。ＡＳＷ１０４は入力されたセルの
ヘッダをみてセルのスイッチングを行う。switch contr
oller１０７はこのスイッチングを制御する装置であ
る。ＡＴＭ−ＳＷもＡＴＭ−ＳＷと同様の構成とな
っている。
【００１６】ＡＳＷ１０４から出力されたセルはセル制
御装置に入力され一旦ここでバッファリングされ、周
期的にアクト／スタンバイ系の装置（ＡＴＭ-ＳＴＭ終
端装置）へ出力される。ＡＳＷは、実際にセルをルーテ
ィングするするスイッチ、つまり、ＡＳＷの入力ポート
に入力されたセルをＡＳＷの出力ポートに出力する装置
である。図中、ＡＴＭ−ＳＷには、セルのスイッチン
グのみでなく、ＡＣＴ、ＳＢＹ両系のセルからＡＣＴ系
のセルを選択し、ＳＷに入力されるセルのトラヒックが
集中した場合には、シェーピングし、トラヒックを制御
したり、その他ＡＴＭの運用に必要な機能を含んでい
る。つまり、ＡＳＷ１０４は、セルを単にスイッチング
する装置であり、ＡＴＭ−ＳＷは、スイッチング、トラ
ヒック制御等を含めた総称の装置である。なお、シェー
ピングとは、セルに優先度をつけあるコネクションにト
ラヒック(セル)が集中した場合に、優先度の低いセルは
Delayさせることによりスイッチの輻輳を避ける機能で
ある。
御装置に入力され一旦ここでバッファリングされ、周
期的にアクト／スタンバイ系の装置（ＡＴＭ-ＳＴＭ終
端装置）へ出力される。ＡＳＷは、実際にセルをルーテ
ィングするするスイッチ、つまり、ＡＳＷの入力ポート
に入力されたセルをＡＳＷの出力ポートに出力する装置
である。図中、ＡＴＭ−ＳＷには、セルのスイッチン
グのみでなく、ＡＣＴ、ＳＢＹ両系のセルからＡＣＴ系
のセルを選択し、ＳＷに入力されるセルのトラヒックが
集中した場合には、シェーピングし、トラヒックを制御
したり、その他ＡＴＭの運用に必要な機能を含んでい
る。つまり、ＡＳＷ１０４は、セルを単にスイッチング
する装置であり、ＡＴＭ−ＳＷは、スイッチング、トラ
ヒック制御等を含めた総称の装置である。なお、シェー
ピングとは、セルに優先度をつけあるコネクションにト
ラヒック(セル)が集中した場合に、優先度の低いセルは
Delayさせることによりスイッチの輻輳を避ける機能で
ある。
【００１７】図１においてＡＴＭ−ＳＷ中のセル制御装
置はセルの送信制御を行う。アクト系セル制御装置
は両系のＡＡＬ１終端装置に同時にセルを送信
し、ＡＴＭ網でのセル同期を確保する。スタンバイ系セ
ル制御装置についても同様に、両系のＡＡＬ１終端装
置にセルを同時に送信しＡＴＭ網での同期を確保す
る。また、セル制御装置には、セル送信用のバッフ
ァがチャネル毎にあり、セルのバースト吸収や揺らぎ吸
収はこのバッファで行う。このセル送信バッファに、あ
るしきい値までセルが貯まるとセル制御装置内部で
セル送信タイミングを作り、その送信タイミングに同期
させて両系のセル制御装置に周期的にセルを送信し
始める。このしきい値はシステムに依存し、この周期は
チャネルの速度毎に異なる。
置はセルの送信制御を行う。アクト系セル制御装置
は両系のＡＡＬ１終端装置に同時にセルを送信
し、ＡＴＭ網でのセル同期を確保する。スタンバイ系セ
ル制御装置についても同様に、両系のＡＡＬ１終端装
置にセルを同時に送信しＡＴＭ網での同期を確保す
る。また、セル制御装置には、セル送信用のバッフ
ァがチャネル毎にあり、セルのバースト吸収や揺らぎ吸
収はこのバッファで行う。このセル送信バッファに、あ
るしきい値までセルが貯まるとセル制御装置内部で
セル送信タイミングを作り、その送信タイミングに同期
させて両系のセル制御装置に周期的にセルを送信し
始める。このしきい値はシステムに依存し、この周期は
チャネルの速度毎に異なる。
【００１８】図１においてＡＡＬ１終端装置は、Ａ
ＴＭセルをＳＴＭ網の時分割データに変換し、ＡＴＭ網
からＳＴＭ網へデータを送信する。
ＴＭセルをＳＴＭ網の時分割データに変換し、ＡＴＭ網
からＳＴＭ網へデータを送信する。
【００１９】図１において、ＡＡＬ１終端装置中のセル
制御装置は両系のＡＴＭ−ＳＷ中のセル制御装置
からＡＡＬ１セルを受信する。両系のＡＴＭ−ＳＷの
セル制御装置からＡＡＬ１セルを受信したセル制御
装置は、アクト系のセルを選択し、アクト系のＡＴ
Ｍ−ＳＷ内のセル制御装置からセルを受信するタイミ
ングに同期させてセルをＡＡＬ１ＳＡＲ(10)へ送信す
る。なお、符号(10)は図中の「丸文字の１０」を示す。
以下、(11)、(12)、(14)、(15)も各丸文字に対応する。
制御装置は両系のＡＴＭ−ＳＷ中のセル制御装置
からＡＡＬ１セルを受信する。両系のＡＴＭ−ＳＷの
セル制御装置からＡＡＬ１セルを受信したセル制御
装置は、アクト系のセルを選択し、アクト系のＡＴ
Ｍ−ＳＷ内のセル制御装置からセルを受信するタイミ
ングに同期させてセルをＡＡＬ１ＳＡＲ(10)へ送信す
る。なお、符号(10)は図中の「丸文字の１０」を示す。
以下、(11)、(12)、(14)、(15)も各丸文字に対応する。
【００２０】図１において、ＡＡＬ１ＳＡＲ（Ｓｅｇｍ
ｅｎｔａｔｉｏｎ Ａｎｄ Ｒｅａｓｓｅｍｂｌｙ）
(10)は、ＡＡＬ１セルの分解を行い、ＡＡＬ１セルとＳ
ＴＭ網のデータの変換を行う。ＡＡＬ１セルのペイロー
ドのフォーマットは２種類ある。１バイトのＡＡＬ１セ
ルヘッダと４７バイトのユーザデータで構成されるフォ
ーマットと１バイトのＡＡＬ１セルヘッダと１バイトの
ポインタと４６バイトのユーザデータで構成されるフォ
ーマットである。ＡＡＬ１セルヘッダは、図９に示すよ
うに、１ビットのＣＳＩ（Ｃｏｎｖｅｒｇｅｎｃｅ Ｓ
ｕｂｌａｙｅｒＩｎｄｉｃａｔｉｏｎ）、３ビットのＳ
Ｎ（Ｓｅｑｕｅｎｃｅ Ｎｕｍｂｅｒ）、４ビットのＳ
ＮＰ（ＳＮ Ｐｒｏｔｅｃｔｉｏｎ）とで構成される。
ＣＳＩビットは２種類のＡＡＬ１セルフォーマットを区
別するビットであり、ＳＮビットは０〜７までセルをカ
ウントしてセル損失、誤挿入を監視する。ＳＮＰビット
はＳＮビットをＣＲＣ演算したものである。ポインタ
は、データの境界を示す。ＡＡＬ１ＳＡＲの内容につい
ては、当業者にとってよく知られており、また本発明と
は直接関係しないので、その詳細な内容については省略
する。
ｅｎｔａｔｉｏｎ Ａｎｄ Ｒｅａｓｓｅｍｂｌｙ）
(10)は、ＡＡＬ１セルの分解を行い、ＡＡＬ１セルとＳ
ＴＭ網のデータの変換を行う。ＡＡＬ１セルのペイロー
ドのフォーマットは２種類ある。１バイトのＡＡＬ１セ
ルヘッダと４７バイトのユーザデータで構成されるフォ
ーマットと１バイトのＡＡＬ１セルヘッダと１バイトの
ポインタと４６バイトのユーザデータで構成されるフォ
ーマットである。ＡＡＬ１セルヘッダは、図９に示すよ
うに、１ビットのＣＳＩ（Ｃｏｎｖｅｒｇｅｎｃｅ Ｓ
ｕｂｌａｙｅｒＩｎｄｉｃａｔｉｏｎ）、３ビットのＳ
Ｎ（Ｓｅｑｕｅｎｃｅ Ｎｕｍｂｅｒ）、４ビットのＳ
ＮＰ（ＳＮ Ｐｒｏｔｅｃｔｉｏｎ）とで構成される。
ＣＳＩビットは２種類のＡＡＬ１セルフォーマットを区
別するビットであり、ＳＮビットは０〜７までセルをカ
ウントしてセル損失、誤挿入を監視する。ＳＮＰビット
はＳＮビットをＣＲＣ演算したものである。ポインタ
は、データの境界を示す。ＡＡＬ１ＳＡＲの内容につい
ては、当業者にとってよく知られており、また本発明と
は直接関係しないので、その詳細な内容については省略
する。
【００２１】図１において、ＡＡＬ１ＳＡＲ(10)は、
チャネル毎に２セル分のセル受信バッファを持ち、セル
受信バッファのしきい値（１セル）を越えると受信バッ
ファ中のＡＡＬ１セルのペイロードをＳＴＭ回線にマッ
ピングし始める。
チャネル毎に２セル分のセル受信バッファを持ち、セル
受信バッファのしきい値（１セル）を越えると受信バッ
ファ中のＡＡＬ１セルのペイロードをＳＴＭ回線にマッ
ピングし始める。
【００２２】図１において、ＢＵＳ Ｃｏｎｔｒｏｌｌ
ｅｒ(11)(12)は、ＡＡＬ１ＳＡＲ(10)のチャネルオー
プンのタイミングを制御する。なお、図１においてμＰ
パスとはμプロセッサーパス（ＣＰＵパス）である。
ｅｒ(11)(12)は、ＡＡＬ１ＳＡＲ(10)のチャネルオー
プンのタイミングを制御する。なお、図１においてμＰ
パスとはμプロセッサーパス（ＣＰＵパス）である。
【００２３】図１において、ＳＴＭ−ＳＷ(14)(15)はそ
れぞれアクト系スタンバイ系の時分割スイッチである。
アクト系のＳＴＭ−ＳＷ(14)から両系のＡＡＬ１終端装
置にクロック、フレームパルス、データが供給さ
れ、またスタンバイ系のＳＴＭ−ＳＷ(15)についても同
様で、両系のＡＡＬ１終端装置のＳＴＭ網側で同期
がとれている。ＳＴＭ−ＳＷ(14)は、図３に示すように
time switch１４１（時分割スイッチ）は、ある特定の
ＴＳ（Time Slot）に別のＴＳにスイッチングする装
置。その装置にスイッチングするかは、switch control
ler１４２で設定する。セレクタ１４３は、アクト／ス
タンバイ系のＳＴＭ-ＡTM終端装置から入力されたＴＳ
データのどちらか有効な方のデータを選択する。ＳＴＭ
−ＳＷ(15)もＳＴＭ−ＳＷ(14)と同様の構成となってい
る。
れぞれアクト系スタンバイ系の時分割スイッチである。
アクト系のＳＴＭ−ＳＷ(14)から両系のＡＡＬ１終端装
置にクロック、フレームパルス、データが供給さ
れ、またスタンバイ系のＳＴＭ−ＳＷ(15)についても同
様で、両系のＡＡＬ１終端装置のＳＴＭ網側で同期
がとれている。ＳＴＭ−ＳＷ(14)は、図３に示すように
time switch１４１（時分割スイッチ）は、ある特定の
ＴＳ（Time Slot）に別のＴＳにスイッチングする装
置。その装置にスイッチングするかは、switch control
ler１４２で設定する。セレクタ１４３は、アクト／ス
タンバイ系のＳＴＭ-ＡTM終端装置から入力されたＴＳ
データのどちらか有効な方のデータを選択する。ＳＴＭ
−ＳＷ(15)もＳＴＭ−ＳＷ(14)と同様の構成となってい
る。
【００２４】次に、上記の如く構成された二重化構造の
ＡＴＭ網からＳＴＭ網へのデータ送信でアクト系スタン
バイ系両系の同期を確立させるための動作について説明
する。
ＡＴＭ網からＳＴＭ網へのデータ送信でアクト系スタン
バイ系両系の同期を確立させるための動作について説明
する。
【００２５】アクト系ＡＴＭ−ＳＷから両系のＡＡＬ
１終端装置に供給される回線クロック、動作クロッ
クの同期は同一でＡＡＬ１終端装置のＡＴＭ網側で
の同期は確保される。また、アクト系ＡＴＭ−ＳＷ内の
セル制御装置から、両系のＡＡＬ１終端装置に同
時にセルが入力されるのでＡＡＬ１終端装置のＡＴ
Ｍ網側でのセルレベルの同期も確保される。両系ＡＡＬ
１終端装置を同時に運用する場合、セル制御装置
でＡＡＬ１セルの受信を開始する前に両系のＡＡＬ１
ＳＡＲ(10)のチャネルをオープンする。この時、両系
のＡＡＬ１ＳＡＲ(10)では同時にセルを受信するので
ＳＴＭ回線へのペイロードのマッピングも同時である。
１終端装置に供給される回線クロック、動作クロッ
クの同期は同一でＡＡＬ１終端装置のＡＴＭ網側で
の同期は確保される。また、アクト系ＡＴＭ−ＳＷ内の
セル制御装置から、両系のＡＡＬ１終端装置に同
時にセルが入力されるのでＡＡＬ１終端装置のＡＴ
Ｍ網側でのセルレベルの同期も確保される。両系ＡＡＬ
１終端装置を同時に運用する場合、セル制御装置
でＡＡＬ１セルの受信を開始する前に両系のＡＡＬ１
ＳＡＲ(10)のチャネルをオープンする。この時、両系
のＡＡＬ１ＳＡＲ(10)では同時にセルを受信するので
ＳＴＭ回線へのペイロードのマッピングも同時である。
【００２６】ＡＡＬ１ＳＡＲ(10)の動作についてさら
に詳細に説明する。図７及び図８に示すようなようなセ
ルをＳＴＭのＴＳにマッピングする。また、ＳＴＭ網の
データを図７のようなセルに変換する。ここでは、ＴＳ
にマッピングする時の動作について説明する。ＡＡＬ１
セルとしては、図７に示すようなポインタなしフォーマ
ットと、図８のようにポインタ有りフォーマットとが存
在する。６４Ｋｂｐｓのデータを扱う場合においては、
ポインタなしフォーマットのみが使われる。ＡＡＬ１Ｓ
ＡＲ(10)は、ＡＡＬ１セルを受信すると、ペイロード
のＡＡＬ１ヘッダのＳＮＰをみる。このＳＮＰは、ＳＮ
（０〜７）をカウントしてセル抜けがないかチエックす
る。セル抜けがあれば、そのセルは、廃棄される。ポイ
ンタなしフォーマットの場合ＣＳＩビットは使わない。
に詳細に説明する。図７及び図８に示すようなようなセ
ルをＳＴＭのＴＳにマッピングする。また、ＳＴＭ網の
データを図７のようなセルに変換する。ここでは、ＴＳ
にマッピングする時の動作について説明する。ＡＡＬ１
セルとしては、図７に示すようなポインタなしフォーマ
ットと、図８のようにポインタ有りフォーマットとが存
在する。６４Ｋｂｐｓのデータを扱う場合においては、
ポインタなしフォーマットのみが使われる。ＡＡＬ１Ｓ
ＡＲ(10)は、ＡＡＬ１セルを受信すると、ペイロード
のＡＡＬ１ヘッダのＳＮＰをみる。このＳＮＰは、ＳＮ
（０〜７）をカウントしてセル抜けがないかチエックす
る。セル抜けがあれば、そのセルは、廃棄される。ポイ
ンタなしフォーマットの場合ＣＳＩビットは使わない。
【００２７】次に、ポインタ有りフォーマットについて
説明する。このフォーマットは、１２８Ｋｂｐｓ以上の
データを処理する場合に使用される。このポインタでデ
ータの境界がセルの何処にあるのかを示している。ポイ
ンタは偶数のＳＮに挿入され、８セルに１度しか現れな
い。従って、ＳＮ＝０の時に、ポインタがあると、ＳＮ
＝１〜７まではポインタなしフォーマットとなる。ポイ
ンタ有りフォーマットの時、８セル周期でのユーザセル
数は３７５バイトになる。これに対してポインタなしフ
ォーマットの時、８セル周期でのユーザセル数は、３７
６バイトになる。
説明する。このフォーマットは、１２８Ｋｂｐｓ以上の
データを処理する場合に使用される。このポインタでデ
ータの境界がセルの何処にあるのかを示している。ポイ
ンタは偶数のＳＮに挿入され、８セルに１度しか現れな
い。従って、ＳＮ＝０の時に、ポインタがあると、ＳＮ
＝１〜７まではポインタなしフォーマットとなる。ポイ
ンタ有りフォーマットの時、８セル周期でのユーザセル
数は３７５バイトになる。これに対してポインタなしフ
ォーマットの時、８セル周期でのユーザセル数は、３７
６バイトになる。
【００２８】また、図１０に示すように、ＡＡＬ１ＳＡ
Ｒ(10)内部には、ＶＣ毎にバッファがあり、セルが入
力されると一旦このバッファにデータが蓄積される。デ
ータマッピングは、最初にセルがバッファリングされて
ある時間が経ってＳＴＭ回線にマッピングされる。これ
は、セルの遅延揺らぎを吸収し、連続してＳＴＭ回線に
データをマッピングさせるためである。特許上では、こ
のバッファサイズを２セル、ある時間を１セル（４７バ
イト）×１２５ｕｓ＝５．８７５ｍｓとしている。
Ｒ(10)内部には、ＶＣ毎にバッファがあり、セルが入
力されると一旦このバッファにデータが蓄積される。デ
ータマッピングは、最初にセルがバッファリングされて
ある時間が経ってＳＴＭ回線にマッピングされる。これ
は、セルの遅延揺らぎを吸収し、連続してＳＴＭ回線に
データをマッピングさせるためである。特許上では、こ
のバッファサイズを２セル、ある時間を１セル（４７バ
イト）×１２５ｕｓ＝５．８７５ｍｓとしている。
【００２９】次いで、まずアクト系ＡＡＬ１終端装置
のＡＡＬ１ＳＡＲのチャネルをオープンして、その後
スタンバイ系ＡＡＬ１終端装置を追加しスタンバイ系
ＡＡＬ１終端装置をアクト系のＡＡＬ１終端装置に
同期させる方法について以下に説明する。図５を参照す
ると、６４Ｋｂｐｓのデータを処理する場合、ＡＴＭ−
ＳＷ内のセル制御装置は、５．８７５ｍｓ（４７バ
イト×１２５ｕｓ）周期のＦＰを内部で生成しそのＦＰ
に同期させてＡＡＬ１終端装置内のセル制御装置へ
セルを送信する。
のＡＡＬ１ＳＡＲのチャネルをオープンして、その後
スタンバイ系ＡＡＬ１終端装置を追加しスタンバイ系
ＡＡＬ１終端装置をアクト系のＡＡＬ１終端装置に
同期させる方法について以下に説明する。図５を参照す
ると、６４Ｋｂｐｓのデータを処理する場合、ＡＴＭ−
ＳＷ内のセル制御装置は、５．８７５ｍｓ（４７バ
イト×１２５ｕｓ）周期のＦＰを内部で生成しそのＦＰ
に同期させてＡＡＬ１終端装置内のセル制御装置へ
セルを送信する。
【００３０】両系のＡＴＭ−ＳＷ内のセル制御装置
からセルを受信するとアクト系のセル制御装置は、ア
クト系のセルを選択し、セル制御装置からの５．８７
５ｍｓ周期のＦＰに同期させて、ＡＡＬ１ＳＡＲにセ
ルを送信する。図４に示すようにＡＡＬ１ＳＡＲの受
信セルバッファのしきい値は１セルなので、最初のセル
（セル１）を受信した段階ではセルを出力せず、さらに
５．８７５ｍｓ後にアクト系ＡＡＬ１ＳＡＲでセル２
を受信した時にＳＴＭ回線へペイロードのマッピングを
開始する。４７バイトのペイロードをＳＴＭ回線に全て
マッピングし終わるには５．８７５ｍｓかかるので、ア
クト系のセル制御装置からアクト系のＡＡＬ１ＳＡＲ
に５．８７５ｍｓ周期でセルを送信すれば、次にセル
を受信する時アクト系ＡＡＬ１ＳＡＲの受信セルバッ
ファの中には、必ず１セル残っている。
からセルを受信するとアクト系のセル制御装置は、ア
クト系のセルを選択し、セル制御装置からの５．８７
５ｍｓ周期のＦＰに同期させて、ＡＡＬ１ＳＡＲにセ
ルを送信する。図４に示すようにＡＡＬ１ＳＡＲの受
信セルバッファのしきい値は１セルなので、最初のセル
（セル１）を受信した段階ではセルを出力せず、さらに
５．８７５ｍｓ後にアクト系ＡＡＬ１ＳＡＲでセル２
を受信した時にＳＴＭ回線へペイロードのマッピングを
開始する。４７バイトのペイロードをＳＴＭ回線に全て
マッピングし終わるには５．８７５ｍｓかかるので、ア
クト系のセル制御装置からアクト系のＡＡＬ１ＳＡＲ
に５．８７５ｍｓ周期でセルを送信すれば、次にセル
を受信する時アクト系ＡＡＬ１ＳＡＲの受信セルバッ
ファの中には、必ず１セル残っている。
【００３１】次いでＡＴＭ−ＳＷ内のセル制御装置がセ
ル１を送信した後に、スタンバイ系のＡＡＬ１ＳＡＲ(1
0)のチャネルをオープンすると、まずセル２がスタンバ
イ系ＡＡＬ１ＳＡＲ(10)のセル受信バッファに貯まる。
さらに、５．８７５ｍｓ後にセル３がスタンバイ系ＡＡ
Ｌ１ＳＡＲ(10)に到着すると、セル２のペイロードをＳ
ＴＭ回線にマッピングし始める。アクト系ＡＡＬ１ＳＡ
Ｒでは、セル３が到着するときセル１はＳＴＭ回線に
マッピングし終わっているので、セル２をマッピングし
始める。従って、両系のＡＡＬ１終端装置のＳＴＭ
回線側では、同時にセル２のペイロードがマッピングさ
れ両系で同期をとることができる。ＡＡＬ１ＳＡＲ(1
0)は、ＡＡＬ１セルのＳＮをみてセル抜けやセルの誤挿
入を監視しているので、スタンバイ系のセル制御装置
は、ＡＡＬ１セルのＳＮを監視し、ＡＴＭ−ＳＷから受
信するＡＡＬ１セルのＳＮが０になった時に、スタンバ
イ系ＡＡＬ１ＳＡＲ(10)へのセル送信を開始する。デー
タずれはＳＴＭ−ＳＷで行い、データずれが生じた場合
は、スタンバイ系のセル制御装置を一旦止めて、再び
ＳＮが０になった時点でセル送信を開始する。
ル１を送信した後に、スタンバイ系のＡＡＬ１ＳＡＲ(1
0)のチャネルをオープンすると、まずセル２がスタンバ
イ系ＡＡＬ１ＳＡＲ(10)のセル受信バッファに貯まる。
さらに、５．８７５ｍｓ後にセル３がスタンバイ系ＡＡ
Ｌ１ＳＡＲ(10)に到着すると、セル２のペイロードをＳ
ＴＭ回線にマッピングし始める。アクト系ＡＡＬ１ＳＡ
Ｒでは、セル３が到着するときセル１はＳＴＭ回線に
マッピングし終わっているので、セル２をマッピングし
始める。従って、両系のＡＡＬ１終端装置のＳＴＭ
回線側では、同時にセル２のペイロードがマッピングさ
れ両系で同期をとることができる。ＡＡＬ１ＳＡＲ(1
0)は、ＡＡＬ１セルのＳＮをみてセル抜けやセルの誤挿
入を監視しているので、スタンバイ系のセル制御装置
は、ＡＡＬ１セルのＳＮを監視し、ＡＴＭ−ＳＷから受
信するＡＡＬ１セルのＳＮが０になった時に、スタンバ
イ系ＡＡＬ１ＳＡＲ(10)へのセル送信を開始する。デー
タずれはＳＴＭ−ＳＷで行い、データずれが生じた場合
は、スタンバイ系のセル制御装置を一旦止めて、再び
ＳＮが０になった時点でセル送信を開始する。
【００３２】次に、１２８Ｋｂｐｓ以上のデータを処理
する場合について以下に説明する。１２８Ｋｂｐｓのデ
ータを処理する場合、ＡＴＭ−ＳＷ内のセル制御装置
からアクト系ＡＡＬ１終端装置内のセル制御装置に
セルを送信するタイミングは６４Ｋｂｐｓの場合と違
い、図６に示すように２９２９．６８７５ｕｓの間隔で
セルを送信する。１２８Ｋｂｐｓのデータの場合、８セ
ルに１セルだけポインタを含むセルが発生するため、８
セルでの総バイト数は、３７５（４６＋４７×７）バイ
トになる。またセルのペイロードは１２５μｓ周期で２
バイトずつＳＴＭ回線にマッピングされるのでセル送信
間隔は（３７５／８）×１２５μｓ／２になる。６４Ｋ
ｂｐｓ×Ｎの速度のデータを処理する場合、セル送信間
隔は（３７５／８）×１２５ｕｓ／Ｎとなる。図６にお
いて、１９２Ｋｂｐｓ、３８４Ｋｂｐｓの速度のＡＡＬ
１セルをＡＴＭ−ＳＷ中のセル制御装置から送信す
る場合のその送信間隔を示す。さらに詳細に説明する
と、 ６４ＫｂｐｓのデータをＳＴＭ回線にマッピング
する時、セルのユーザデータは４７バイトなので、４７
×１２５ｕｓ＝５８７５ｕｓで１セルマッピングされ
る。従って、６４Ｋｂｐｓの場合ＡＡＬ１ＳＡＲに５８
７５ｕｓ周期でセルを受信させればセルの揺らぎ遅延の
影響はＡＡＬ１ＳＡＲに対しては無くなる。同様に、１
２８Ｋｂｐｓの場合、８セル周期で、３７５バイトのユ
ーザデータがＡＡＬ１ＳＡＲで受信されることになる。
１セル当たりの平均ペイロード数は、３７５／８＝４
６．８７５バイト。４６．８７５バイトをＳＴＭ回線に
マッピングするのに要する時間は、４８．８７５×１２
５ｕｓ／２＝２９２９．６８７５ｕｓとなる。（１２８
Ｋｂｐｓの場合、ＳＴＭ回線に２バイトずつマッピング
されるので２で割っている。）同様に、１９２Ｋｂｐｓ
の場合、４６．８７５×１２５ｕｓ／３ＴＳ＝１９５
３．１２５ｕｓ。３８４Ｋｂｐｓの場合、４６．８７５
×１２５ｕｓ／６ＴＳ＝９７６．５６２５ｕｓ。２Ｍｂ
ｐｓの場合、４６．８７５×１２５ｕｓ／３２ＴＳ＝１
８７．５ｕｓとなる。
する場合について以下に説明する。１２８Ｋｂｐｓのデ
ータを処理する場合、ＡＴＭ−ＳＷ内のセル制御装置
からアクト系ＡＡＬ１終端装置内のセル制御装置に
セルを送信するタイミングは６４Ｋｂｐｓの場合と違
い、図６に示すように２９２９．６８７５ｕｓの間隔で
セルを送信する。１２８Ｋｂｐｓのデータの場合、８セ
ルに１セルだけポインタを含むセルが発生するため、８
セルでの総バイト数は、３７５（４６＋４７×７）バイ
トになる。またセルのペイロードは１２５μｓ周期で２
バイトずつＳＴＭ回線にマッピングされるのでセル送信
間隔は（３７５／８）×１２５μｓ／２になる。６４Ｋ
ｂｐｓ×Ｎの速度のデータを処理する場合、セル送信間
隔は（３７５／８）×１２５ｕｓ／Ｎとなる。図６にお
いて、１９２Ｋｂｐｓ、３８４Ｋｂｐｓの速度のＡＡＬ
１セルをＡＴＭ−ＳＷ中のセル制御装置から送信す
る場合のその送信間隔を示す。さらに詳細に説明する
と、 ６４ＫｂｐｓのデータをＳＴＭ回線にマッピング
する時、セルのユーザデータは４７バイトなので、４７
×１２５ｕｓ＝５８７５ｕｓで１セルマッピングされ
る。従って、６４Ｋｂｐｓの場合ＡＡＬ１ＳＡＲに５８
７５ｕｓ周期でセルを受信させればセルの揺らぎ遅延の
影響はＡＡＬ１ＳＡＲに対しては無くなる。同様に、１
２８Ｋｂｐｓの場合、８セル周期で、３７５バイトのユ
ーザデータがＡＡＬ１ＳＡＲで受信されることになる。
１セル当たりの平均ペイロード数は、３７５／８＝４
６．８７５バイト。４６．８７５バイトをＳＴＭ回線に
マッピングするのに要する時間は、４８．８７５×１２
５ｕｓ／２＝２９２９．６８７５ｕｓとなる。（１２８
Ｋｂｐｓの場合、ＳＴＭ回線に２バイトずつマッピング
されるので２で割っている。）同様に、１９２Ｋｂｐｓ
の場合、４６．８７５×１２５ｕｓ／３ＴＳ＝１９５
３．１２５ｕｓ。３８４Ｋｂｐｓの場合、４６．８７５
×１２５ｕｓ／６ＴＳ＝９７６．５６２５ｕｓ。２Ｍｂ
ｐｓの場合、４６．８７５×１２５ｕｓ／３２ＴＳ＝１
８７．５ｕｓとなる。
【００３３】図５において、ＶＣ＝０のセルはＡＴＭ−
ＳＷ内のセル制御装置から送信されるＦＰに同期さ
せてＡＡＬ１終端装置内のセル制御装置に送信し、
ＶＣ＝１，２．．．のセルはＦＰから５４、１０８クロ
ック後にセル制御装置に送信する。こうして、全チ
ャネルについて両系ＡＡＬ１終端装置の同期を確保
することができる。
ＳＷ内のセル制御装置から送信されるＦＰに同期さ
せてＡＡＬ１終端装置内のセル制御装置に送信し、
ＶＣ＝１，２．．．のセルはＦＰから５４、１０８クロ
ック後にセル制御装置に送信する。こうして、全チ
ャネルについて両系ＡＡＬ１終端装置の同期を確保
することができる。
【００３４】実施の形態に係るＡＴＭをＳＴＭデータに
変換するＡＡＬ１終端装置の２重化構成は上記の如く構
成されているので、以下に掲げる効果を奏する。
変換するＡＡＬ１終端装置の２重化構成は上記の如く構
成されているので、以下に掲げる効果を奏する。
【００３５】セルの揺らぎ吸収、バースト吸収をセル制
御装置で行い、ＡＡＬ１ＳＡＲに周期的にＡＴＭセルを
送信し、ＡＡＬ１ＳＡＲのＡＴＭ網側でも同期を確保し
ているので、データ損失なしで、アクト系とスタンバイ
系のＡＡＬ１終端装置の系切り替えを行えることができ
る。
御装置で行い、ＡＡＬ１ＳＡＲに周期的にＡＴＭセルを
送信し、ＡＡＬ１ＳＡＲのＡＴＭ網側でも同期を確保し
ているので、データ損失なしで、アクト系とスタンバイ
系のＡＡＬ１終端装置の系切り替えを行えることができ
る。
【００３６】また、スタンバイ系ＡＡＬ１終端装置のセ
ル化開始タイミングを６４Ｋｂｐｓのデータを処理する
場合だけでなくセルフォーマットにポインタを含む１２
８Ｋｂｐｓ以上のデータを処理する場合についても両系
のペイロード同期が確保されるので、データの速度に左
右されることなくどの速度でもセル損失なく系切り替え
が行えることができる。
ル化開始タイミングを６４Ｋｂｐｓのデータを処理する
場合だけでなくセルフォーマットにポインタを含む１２
８Ｋｂｐｓ以上のデータを処理する場合についても両系
のペイロード同期が確保されるので、データの速度に左
右されることなくどの速度でもセル損失なく系切り替え
が行えることができる。
【００３７】なお、本実施の形態においてはＡＴＭをＳ
ＴＭデータに変換するＡＡＬ１終端装置に適用したが、
本発明はそれに限定されず、本発明を適用する上で好適
な二重化方法に適用することができる。
ＴＭデータに変換するＡＡＬ１終端装置に適用したが、
本発明はそれに限定されず、本発明を適用する上で好適
な二重化方法に適用することができる。
【００３８】また、上記構成部材の数、位置、形状等は
上記実施の形態に限定されず、本発明を実施する上で好
適な数、位置、形状等にすることができる。
上記実施の形態に限定されず、本発明を実施する上で好
適な数、位置、形状等にすることができる。
【００３９】なお、各図において、同一構成要素には同
一符号を付している。
一符号を付している。
【００４０】
【発明の効果】本発明は以上のように構成されているの
で、スタンバイ系ＡＡＬ１終端装置のセル化開始タイミ
ングを６４Ｋｂｐｓのデータを処理する場合だけでなく
セルフォーマットにポインタを含む１２８Ｋｂｐｓ以上
のデータを処理する場合についても両系のペイロード同
期が確保されるので、データの速度に左右されることな
くどの速度でもセル損失なく系切り替えが行えることが
できる。その結果、本発明によればサービルの信頼性を
向上させることができる。
で、スタンバイ系ＡＡＬ１終端装置のセル化開始タイミ
ングを６４Ｋｂｐｓのデータを処理する場合だけでなく
セルフォーマットにポインタを含む１２８Ｋｂｐｓ以上
のデータを処理する場合についても両系のペイロード同
期が確保されるので、データの速度に左右されることな
くどの速度でもセル損失なく系切り替えが行えることが
できる。その結果、本発明によればサービルの信頼性を
向上させることができる。
【図１】本発明の実施の形態に係る二重化構成のブロッ
ク図である。
ク図である。
【図２】図１に示すＡＴＭ−ＳＷのブロック図である。
【図３】図１に示すＳＴＭ−ＳＷのブロック図である。
【図４】図１に示すＡＡＬ１終端装置の詳細ブロック図
である。
である。
【図５】図１に示す二重化構成の動作を示す図である。
【図６】図１に示す二重化構成の動作を示す図である。
【図７】図１に示す二重化構成に係るＡＡＬ１のセルフ
フォーマットを示す図である。
フォーマットを示す図である。
【図８】図１に示す二重化構成に係るＡＡＬ１のセルフ
フォーマットを示す図である。
フォーマットを示す図である。
【図９】図１に示す二重化構成に係るＡＡＬ１のヘッダ
フォーマットを示す図である。
フォーマットを示す図である。
【図１０】図１に示す二重化構成に係るＡＡＬ１のデー
ターマッピングを示す図である。
ターマッピングを示す図である。
【符号の説明】 ＡＴＭ−ＳＷ ＡＡＬ１終端装置 セル制御装置 セル制御装置 (10) ＡＡＬ１ＳＡＲ （符号(10)は図中の「丸文字の１０」を示す。以下、(1
1)、(12)、(14)、(15)も各丸文字に対応する） (11)(12) ＢＵＳ Ｃｏｎｔｒｏｌｌｅｒ (14)(15) ＳＴＭ−ＳＷ １０４ ＡＳＷ １０５ セル制御装置 １０７ switch controller １４１ time switch（時分割スイッチ） １４２ switch controller １４３ セレクタ １，２，３ セル
1)、(12)、(14)、(15)も各丸文字に対応する） (11)(12) ＢＵＳ Ｃｏｎｔｒｏｌｌｅｒ (14)(15) ＳＴＭ−ＳＷ １０４ ＡＳＷ １０５ セル制御装置 １０７ switch controller １４１ time switch（時分割スイッチ） １４２ switch controller １４３ セレクタ １，２，３ セル
Claims (9)
- 【請求項１】 ＡＴＭ−ＳＷから送信されたＡＴＭセル
をＳＴＭデータに変換し、ＳＴＭ−ＳＷに送信するＡＡ
Ｌ１終端装置の二重化方法であって、 アクト系ＡＴＭ―ＳＷ及びスタンバイ系ＡＴＭ―ＳＷに
よりＡＴＭセルを送信し、 アクト系ＡＡＬ１終端装置及びスタンバイ系ＡＡＬ１終
端装置により、前記アクト系ＡＴＭ―ＳＷと前記スタン
バイ系ＡＴＭ―ＳＷとからＡＴＭ網を介して前記ＡＴＭ
セルを受信し、このＡＴＭセルをＳＴＭセルに変換し、
該ＳＴＭセルを送信し、 アクト系ＳＴＭ―ＳＷ及びスタンバイ系ＳＴＭ―ＳＷに
より、前記アクト系ＡＡＬ１終端装置と前記スタンバイ
系ＡＡＬ１終端装置とからＳＴＭ網を介して前記ＳＴＭ
セルを受信し、 前記アクト系ＡＴＭ―ＳＷ及びスタンバイ系ＡＴＭ―Ｓ
Ｗに設けられたセル制御装置により前記アクト系ＡＡＬ
１終端装置とスタンバイ系ＡＡＬ１終端装置とに同時に
ＡＴＭセルを送信し同期確保し、さらに前記アクト系Ａ
ＡＬ１終端装置と前記スタンバイ系ＡＡＬ１終端装置と
に設けられたセル制御装置により、前記アクト系セル制
御装置と前記スタンバイ系制御装置とが送信したＡＴＭ
セルを受信し、このＡＴＭセルの中からアクト系のセル
のみを選択し、前記アクト系ＡＴＭ―ＳＷ内の前記セル
制御装置から前記ＡＴＭセルを受信するタイミングに同
期させてＡＴＭセルを送出することを特徴とする、ＡＴ
ＭをＳＴＭデータに変換するＡＡＬ１終端装置の２重化
方法。 - 【請求項２】 前記アクト系ＡＡＬ１終端装置とスタン
バイ系ＡＡＬ１終端装置とのそれぞれに設けられている
ＡＡＬ１ＳＡＲにより、前記アクト系ＡＡＬ１終端装置
と前記スタンバイ系ＡＡＬ１終端装置とに設けられてい
る前記各セル制御装置から送出されたＡＴＭセルを受信
し、分解し、ＳＴＭセルに変換することを特徴とする請
求項１記載の、ＡＴＭをＳＴＭデータに変換するＡＡＬ
１終端装置の２重化方法。 - 【請求項３】 ＡＴＭ−ＳＷから送信されたＡＴＭセル
をＳＴＭデータに変換し、ＳＴＭ−ＳＷに送信するＡＡ
Ｌ１終端装置の二重化構成であって、 ＡＴＭセルを送信する、アクト系ＡＴＭ―ＳＷ及びスタ
ンバイ系ＡＴＭ―ＳＷと、 これらアクト系ＡＴＭ―ＳＷとスタンバイ系ＡＴＭ―Ｓ
ＷとからＡＴＭ網を介して前記ＡＴＭセルを受信し、こ
のＡＴＭセルをＳＴＭセルに変換し、該ＳＴＭセルを送
信する、アクト系ＡＡＬ１終端装置及びスタンバイ系Ａ
ＡＬ１終端装置と、 これらアクト系ＡＡＬ１終端装置とスタンバイ系ＡＡＬ
１終端装置とからＳＴＭ網を介して前記ＳＴＭセルを受
信するアクト系ＳＴＭ―ＳＷ及びスタンバイ系ＳＴＭ―
ＳＷとを備え、 前記アクト系ＡＴＭ―ＳＷ及びスタンバイ系ＡＴＭ―Ｓ
Ｗには、前記アクト系ＡＡＬ１終端装置とスタンバイ系
ＡＡＬ１終端装置とに同時にＡＴＭセルを送信し同期確
保するセル制御装置が設けられ、 前記アクト系セル制御装置と前記スタンバイ系制御装置
とが送信したＡＴＭセルを受信し、このＡＴＭセルの中
からアクト系のセルのみを選択し、前記アクト系ＡＴＭ
―ＳＷ内の前記セル制御装置から前記ＡＴＭセルを受信
するタイミングに同期させてＡＴＭセルを送出するセル
制御装置が、前記アクト系ＡＡＬ１終端装置と前記スタ
ンバイ系ＡＡＬ１終端装置とに設けられていることを特
徴とする、ＡＴＭをＳＴＭデータに変換するＡＡＬ１終
端装置の２重化構成。 - 【請求項４】 前記アクト系ＡＡＬ１終端装置と前記ス
タンバイ系ＡＡＬ１終端装置とに設けられている前記各
セル制御装置から送出されたＡＴＭセルを受信し、分解
し、ＳＴＭセルに変換するＡＡＬ１ＳＡＲが、前記アク
ト系ＡＡＬ１終端装置とスタンバイ系ＡＡＬ１終端装置
とのそれぞれに設けられていることを特徴とする請求項
３記載の、ＡＴＭをＳＴＭデータに変換するＡＡＬ１終
端装置の２重化構成。 - 【請求項５】 前記各ＡＡＬ１ＳＡＲのチャンネルオー
プンのタイミングを制御するＢＵＳ Ｃｏｎｔｒｏｌｌ
ｅｒが、前記アクト系ＡＡＬ１終端装とスタンバイ系Ａ
ＡＬ１終端装置とのそれぞれに設けられていることを特
徴とする請求項３又は４に記載の、ＡＴＭをＳＴＭデー
タに変換するＡＡＬ１終端装置の２重化構成。 - 【請求項６】 前記ＡＡＬ１ＳＡＲは、チャネル毎に複
数セル分のセル受信バッファを持ち、セル受信バッファ
にはセル毎にしきい値が設定され、該しきい値を越える
と受信バッファ中のＡＡＬ１セルのペイロードをＳＴＭ
回線にマッピングを開始することを特徴とする請求項２
に記載の、ＡＴＭをＳＴＭデータに変換するＡＡＬ１終
端装置の２重化方法。 - 【請求項７】 前記セル制御装置内にセル送信用バッフ
ァがチャンネル毎に設けられ、 該セル送信用バッファに所定のしきい値までセルが溜ま
るとセル送信タイミングが作られ、 該セル送信タイミングに同期させて前記アクト系ＡＡＬ
１終端装置と前記スタンバイ系両ＡＡＬ１終端装置内の
前記セル制御装置に周期的に送信することを特徴とする
請求項１，２又は６に記載の、ＡＡＬ１終端装置の２重
化方法。 - 【請求項８】 前記セル制御装置は、前記アクト系ＡＡ
Ｌ１終端装置と前記スタンバイ系ＡＡＬ１終端装置内に
設けられたＡＡＬ１セルのＳＮを監視し、ＡＴＭ―ＳＷ
から受信するＡＡＬ１セルのＳＮが０になった時に、前
記ＡＡＬ１ＳＡＲへの送信を開始することを特徴とする
請求項１，２，６，７のいずれかに記載の、ＡＴＭをＳ
ＴＭデータに変換するＡＡＬ１終端装置の２重化方法。 - 【請求項９】 前記ＡＡＬ１ＳＡＲのチャンネルオープ
ンのタイミングを監視するＢＵＳ Ｃｏｎｔｒｏｌｌｅ
ｒが前記アクト系ＡＡＬ１終端装置と前記スタンバイ系
ＡＡＬ１終端装置内に設けられていることを特徴とする
請求項１，２，６，７，８のいずれかに記載の、ＡＴＭ
をＳＴＭデータに変換するＡＡＬ１終端装置の２重化方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10156836A JP3055530B2 (ja) | 1998-05-22 | 1998-05-22 | Ａｔｍをｓｔｍデータに変換するａａｌ１終端装置の２重化方法及びその構成 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10156836A JP3055530B2 (ja) | 1998-05-22 | 1998-05-22 | Ａｔｍをｓｔｍデータに変換するａａｌ１終端装置の２重化方法及びその構成 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11341010A JPH11341010A (ja) | 1999-12-10 |
| JP3055530B2 true JP3055530B2 (ja) | 2000-06-26 |
Family
ID=15636437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10156836A Expired - Fee Related JP3055530B2 (ja) | 1998-05-22 | 1998-05-22 | Ａｔｍをｓｔｍデータに変換するａａｌ１終端装置の２重化方法及びその構成 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3055530B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3185922B2 (ja) | 1998-04-16 | 2001-07-11 | 日本電気株式会社 | ２重化構成ａａｌ終端装置および同期化方法 |
| KR100353714B1 (ko) * | 2000-06-28 | 2002-09-27 | 삼성전자 주식회사 | 알.티/큐.알.티 셀 데이터간 이중화 스위칭방법 |
| JP2007243646A (ja) * | 2006-03-09 | 2007-09-20 | Oki Electric Ind Co Ltd | 冗長化ＶｏＩＰゲートウェイシステム |
| JP4587981B2 (ja) * | 2006-03-24 | 2010-11-24 | 富士通株式会社 | セル伝送装置 |
-
1998
- 1998-05-22 JP JP10156836A patent/JP3055530B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11341010A (ja) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0530680B1 (en) | ATM cell assembling and disassembling system and method | |
| JP3155472B2 (ja) | ネットワークインタフェースコントローラ | |
| JPH06169320A (ja) | Ａｔｍセル化装置 | |
| EP1686742B1 (en) | Communiction control device and method for an ATM system applicable to an ABR mode | |
| KR100342566B1 (ko) | 티디엠 버스 동기화 신호 콘센트레이터와 데이터 전송시스템 및 그 방법 | |
| JPH05219005A (ja) | デジタルネットワーク用可変データ速度チャンネル | |
| JP2002185544A (ja) | Ａｔｍ網における信号の同期および非同期回復 | |
| US6556568B2 (en) | Cell fluctuation absorption receiving system | |
| JP2001060952A (ja) | ジッタも遅延も引き起こさずに保守セルに対処するトラヒック・シェーパ | |
| JP3185922B2 (ja) | ２重化構成ａａｌ終端装置および同期化方法 | |
| SE506080C2 (sv) | Virtuell tidsslinga | |
| JP3055530B2 (ja) | Ａｔｍをｓｔｍデータに変換するａａｌ１終端装置の２重化方法及びその構成 | |
| JPH09261268A (ja) | セル化転送データのリアセンブルバッファ制御装置及び制御方法 | |
| JP3603540B2 (ja) | データ送信装置 | |
| EP1221647A1 (en) | Virtual insertion of cells from a secondary source into a fifo | |
| US6928080B2 (en) | Transporting variable length ATM AAL CPS packets over a non-ATM-specific bus | |
| JP3570967B2 (ja) | ２重化ａａｌ１変換装置及びそれに用いる同期化方法 | |
| KR960003225B1 (ko) | 서비스 품질(qos)등급에 따른 atm 셀 다중화 처리 장치 | |
| US6665298B1 (en) | Reassembly unit and a method thereof | |
| JP3139470B2 (ja) | インタフェース変換装置 | |
| JPH0537545A (ja) | アラーム転送方式およびそれを用いたａｔｍ通信装置 | |
| KR0175571B1 (ko) | 순방향 성능감시 운용 및 유지보수 셀 생성방법 | |
| KR0129610B1 (ko) | 고정속도 셀 데이터 송수신장치 | |
| JPH04212544A (ja) | Ａｔｍ用パケットアダプタ装置 | |
| KR20010057812A (ko) | 멀티프로토콜 레이블 스위칭 망의 에지 라우터에서의비동기전달모드 스위치 정합장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080414 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |