JPH06169320A - Ａｔｍセル化装置 - Google Patents

Abstract

(57)【要約】 【構成】 入力情報を蓄積しつつ、入力情報がＡＴＭセ
ルのペイロード部に格納する格納予定情報量以上になる
と随時出力する蓄積手段と、この手段から格納予定情報
が出力されたならば、格納予定情報からＡＴＭセルを生
成して外部に出力し、ＡＴＭセルが生成されなければ、
他のＡＴＭセルを外部に出力するＡＴＭセル化手段とで
構成される。 【効果】 蓄積手段の蓄積情報量がＡＴＭセルのペイロ
ードの格納予定情報量以上かどうかによって、有効セル
かその他のセルをＡＴＭセルとして送出するので、ＡＴ
Ｍセル化装置の下流にＡＴＭ側インターフェースとの速
度を揃えるための速度整合用のバッファを用意する必要
がない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＡＴＭ通信システムに
おいて入力情報をＡＴＭセル化するためのＡＴＭセル化
装置に関する。

【０００２】

【従来の技術】近年、画像通信、高速データ通信などの
多様な通信の要求に対して、効率的で柔軟性に富む通信
サービスを提供するために通信網の統合化、即ちＢ−Ｉ
ＳＤＮ（広帯域サービス総合デジタル網）の構築が望ま
れている。Ｂ−ＩＳＤＮの具体的な実現方法としてはＡ
ＴＭ（Asynchronous Transfer Mode：非同期転送モー
ド）交換が有望視されている。ＡＴＭ交換は、情報をそ
の属性に関わらずセルまたはＡＴＭセルと呼ばれる固定
長パケットに収め、このセルを交換の単位として用いる
ことにより、通信サービスを実現しようというものであ
る。

【０００３】従来の通信システムでは、情報のパケット
化はデータ通信に代表されるようにリアルタイム性が求
められない通信情報に限定されており、音声・画像情報
などのリアルタイム情報の通信では、新たなパケット化
手法の開発が望まれる。リアルタイム情報のＡＴＭセル
化の手法には、（ａ）リアルタイム情報である入力情報
をバッファに次々と溜めてゆき、その総量が一定値、例
えばセルのペイロード部長または該セルのペイロード部
のパーシャルフィル数に達したときに、ＡＴＭヘッダ部
を付加してＡＴＭセル化する手法や、（ｂ）入力情報の
速度とＡＴＭ側の速度との比を予め決めておき、ＡＴＭ
側において入力情報をＡＴＭセル化して送出する周期
と、その他のセル、例えば空セルを送出する周期とを周
期的に動かすように工夫する手法などが知られている。

【０００４】しかし、（ａ）の手法ではＡＴＭセルの生
成周期は入力情報に同期したものとなるため、ＡＴＭセ
ル化装置の下流に伝送速度をＡＴＭ側インターフェース
に合わせるための速度整合用バッファが必要となり、ハ
ードウェア量の増大を招く。一方、（ｂ）の手法では入
力情報の速度を柔軟に設定することができない。

【０００５】

【発明が解決しようとする課題】このように、従来のリ
アルタイム情報のためのＡＴＭセル化装置では、ＡＴＭ
セルの生成周期がＡＴＭセルの送出周期にならないため
に、その下流に伝送速度をＡＴＭ側インタフェースに合
わせるための速度整合用バッファを必要としてハドウェ
ア量の増大を招いたり、あるいは入出力情報の速度を一
定比率に限定してしまうため入力情報の速度を設定でき
ないという問題があった。

【０００６】本発明は、このような問題点を解消するた
めになされたもので、入力情報の速度に依存せず、しか
も下流に速度整合用バッファを必要とすることなく、所
定の周期でＡＴＭセルを送出することができ、柔軟性に
富むＡＴＭセル化装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明においては、入力情報と非同期転送モードで
通信するために該入力情報をＡＴＭセル化してヘッダ部
とペイロード部とからなるＡＴＭセルを送出するＡＴＭ
セル化装置において、入力情報を蓄積しつつ、入力情報
がＡＴＭセルのペイロード部に格納する格納予定情報量
以上になると随時出力する蓄積手段と、この蓄積手段か
ら格納予定情報が出力されたならば、格納予定情報から
ＡＴＭセルを生成して外部に出力し、蓄積手段から格納
予定情報が出力されなければ、他のＡＴＭセルを外部に
出力するＡＴＭセル化手段とを備えたことを特徴とする
ものである。

【０００８】もう１つは、入力情報を非同期転送モード
で通信するために該入力情報をＡＴＭセル化してヘッダ
部とペイロード部とからなるＡＴＭセルを送出するＡＴ
Ｍセル化装置において、入力情報からＡＴＭセル化すべ
き情報を抽出する入力処理手段と、入力処理手段により
抽出された情報を蓄積する蓄積手段と、蓄積手段に蓄積
された蓄積情報量をＡＴＭセルの送出周期と同一周期で
計測する計測手段と、計測手段により計測された蓄積情
報量が送出するＡＴＭセルのペイロード部に格納すべき
格納予定情報量以上かどうかを判定する判定手段と、判
定手段による判定結果に従い、計測手段により計測され
た蓄積情報量が格納予定情報量以上の場合は蓄積手段に
蓄積された情報を取り出してペイロード部に格納するこ
とによりＡＴＭセルを生成して送出し、計測手段により
計測された蓄積情報量が格納予定情報量に満たない場合
は蓄積手段に蓄積された情報を取り出さず他のセルをＡ
ＴＭセルとして送出するＡＴＭセル化手段とを備えたこ
とを特徴とするものである。

【０００９】

【作用】入力情報が蓄積手段に蓄積され、ＡＴＭセルの
ペイロード部に格納できる格納予定情報量以上になると
ＡＴＭセル化手段に出力される。ＡＴＭセル化手段は、
出力されてきた格納予定情報からＡＴＭセルを生成して
外部に出力し、入力情報が格納予定情報量以下であれ
ば、その他のセル（例えば空セル）をＡＴＭセルとして
出力する。従って、任意の速度で入力された入力情報を
ＡＴＭセル流として出力できる。

【００１０】計測手段と判定手段とＡＴＭセル化手段を
含むＡＴＭ処理部は、ＡＴＭセルの送出周期と同じ周期
のシーケンサに従って動作をしており、蓄積手段の蓄積
情報量が次に送出するＡＴＭセルのペイロード部の格納
予定情報量以上かどうかによって、ペイロード部に情報
を格納した有効セルか、その他のセル（例えば空セル）
をＡＴＭセルとして送出する。このため、ＡＴＭ処理部
からの出力は、常に所定のセル周期でＡＴＭセルが送出
される、いわゆるフルＡＴＭセル流となるので、ＡＴＭ
セル化装置の下流にＡＴＭ側インタフェースとの速度を
揃えるための速度整合用バッファを用意する必要はなく
なる。

【００１１】また、通常、ＡＴＭ処理部側の動作速度は
入力処理手段側の動作速度と比べて速いから、蓄積手段
には一定値以上の情報が蓄積されることはないと考えら
れるので、その容量は比較的小さくてよい。従って上記
の速度整合用バッファを必要としないことと相まって、
ハードウェア量の削減を図ることが可能となる。

【００１２】また、この蓄積手段をデュアルポートＲＡ
ＭからなるＦＩＦＯメモリ構成とすれば、入力処理手段
とＡＴＭ処理部との速度変換、すなわちクロック乗換を
該蓄積手段を介して行うことができる。

【００１３】さらに、ＡＴＭ処理部を上記のような構成
とし、かつ蓄積手段に上記の速度変換機能を持たせれ
ば、入力処理手段側の動作速度はＡＴＭ処理部側の動作
速度よりも小さい条件ではＡＴＭ処理部側の動作速度に
依存しないことになるので、任意の速度の入力情報をＡ
ＴＭセル化することが可能となり、柔軟性に富むＡＴＭ
セル化装置となる。

【００１４】

【実施例】以下、図面を参照しながら本発明の一実施例
について説明する。

【００１５】図１は、本発明の第１の実施例に係るＡＴ
Ｍセル化装置の概略的構成を示すブロック図である。こ
のＡＴＭセル化装置は、電話などに代表されるＳＴＭ
（Synchronous Transfer Mode ：同期転送モード）信号
をＡＴＭセル化する機能を有するものであり、基本的に
は１フレームが時分割された複数のタイムスロットより
なるＳＴＭ信号から何スロットかを選択的に抽出して、
ＡＴＭセルのペイロード部に格納することによりＡＴＭ
セル化を行い、外部に出力する。

【００１６】図１に示すＡＴＭセル化装置は、ＳＴＭ処
理部11、バッファ部12、ＡＴＭ処理部13およびこれらを
制御する制御部14から構成されている。ＳＴＭ処理部11
は、入力されてきたＳＴＭ信号の中からＡＴＭセルに格
納して送出すべき情報を抽出し、バッファ部12に格納す
ると共に、ＳＴＭ信号を構成するフレーム（ＳＴＭフレ
ームという）の同期に関する情報、具体的にはＳＴＭフ
レームの先頭に関する情報もバッファ部12に格納する機
能を持つ。

【００１７】バッファ部12は、デュアルポートＲＡＭ
（２Ｐ−ＲＡＭ）により構成され、ＦＩＦＯ（first −
in first−out ：先入れ／先出し）メモリの機能を有す
る。このバッファ部12は、ＳＴＭ側の速度とＡＴＭ側の
速度との速度変換（クロック変換）を行う機能をも有す
る。

【００１８】ＡＴＭ処理部13は、バッファ部12から情報
を取り出してＡＴＭセルのペイロード部に格納すること
でＡＴＭセルを生成し、外部に送出すると共に、バッフ
ァ部12内に送出すべき情報つまりＡＴＭセル化すべき情
報のないときは、空セル外部に送出する機能を有する。

【００１９】図２は、ＳＴＭ処理部11の内部構成を示
す。このＳＴＭ処理部11はＳＴＭフレーム処理部101
と、バッファインタフェース102 からなる。ＳＴＭ処理
部11には、ＳＴＭ信号として例えば外部から８ビットパ
ラレルデータが入力される。ＳＴＭ信号としては、例え
ば32個のＳＴＭタイムスロットに切られた信号が入力さ
れることも、任意の速度を持った定ビットレート信号
（ＣＢＲ信号）が入力されることもある。

【００２０】ここで、ＡＴＭ信号として１フレームが32
個のＳＴＭタイムスロットに切られた信号が入力される
場合には、図３に示すように、フレームの先頭毎に先頭
であることを示す信号（フレーム同期信号）がＳＴＭ信
号のデータと併せて入力される。ＳＴＭ信号として任意
の速度を持ったＣＢＲ信号が入力される場合には、必ず
しもこのようなフレームの先頭を示す信号が入力される
必要はない。本実施例では、このようにＳＴＭ信号が32
個のタイムスロットからなりＳＴＭフレームに乗って入
力されるモードをＳＴＭフレームモード、ＳＴＭ信号と
して任意の速度を持ったＣＢＲ信号が入力されるモード
をＣＢＲモードと読んで区別することにする。これらの
モードは外部から、または制御部14を通して任意に設定
できるものとする。

【００２１】ＳＴＭフレームモードにおいては、ＳＴＭ
フレーム処理部101 は予め制御部14により設定されたタ
イムスロットのデータのみをＳＴＭフレームから取り出
し、これらをバッファインタフェース102 に送出する。
また、ＳＴＭ信号と共に入力されるフレーム同期信号を
検出した場合は、これもバッファインタフェース102に
通知する。

【００２２】ＣＢＲモードにおいては、ＳＴＭフレーム
処理部101 は入力されるＳＴＭ信号をＳＴＭフレームで
あるとは意識せず、またはＳＴＭフレームモードにおい
て全てのタイムスロットに格納されたデータをバッファ
インタフェース102 に送出すると解釈し、入力されてき
たＳＴＭ信号のデータを全てバッファインタフェース10
2 に送出する。また、外部から何らかの同期信号が入力
されてきている場合は、これもバッファインタフェース
102 に通知する。

【００２３】バッファインタフェース102 は、ＳＴＭフ
レーム処理部101 からＳＴＭ信号のデータおよび同期情
報を受け取り、これらをまとめてバッファ部12に送出す
る機能を有する。ここで同期情報とは、ＳＴＭフレーム
モードにおいて入力されるフレーム同期信号と、ＣＢＲ
モードにおいて必要に応じて入力される同期信号の総称
である。

【００２４】バッファ部12は、前述したようにデュアル
ポートＲＡＭによって構成されたＦＩＦＯメモリであ
り、２〜３セル分の情報を蓄積する容量を有する。この
バッファ部12はＳＴＭ処理部11からの情報をＳＴＭ側の
クロック（第１のクロック）で書き込み、ＡＴＭ処理部
13へＡＴＭ側のクロック（第２のクロック）で読み出し
てデータを送り出す。バッファ部12には、図４に示すよ
うにＳＴＭ信号のデータと同期情報とが対応付けられて
パラレルに格納されている。

【００２５】図５に、ＡＴＭ処理部13の内部構成を示
す。このＡＴＭ処理部13は、シーケンサ201 、ＦＩＦＯ
蓄積情報量計測部202 、バッファインタフェース203 、
ヘッダパターン送出部204 、ダミーパターン送出部205
、セレクタ206 、空セルパターン送出部207 、セレク
タ208 およびレジスタ演算部209 からなる。

【００２６】ＡＴＭ処理部13は、シーケンサ201 に従っ
てＡＴＭセル周期（具体的には内部回路が８ビットパラ
レルで動作をしているため、53クロック周期）でシーケ
ンス動作をしており、この周期で毎セルの処理を行って
いる。

【００２７】ＦＩＦＯ蓄積情報量計測部202 は、常にリ
アルタイムに現在のＦＩＦＯ（バッファ部12）の蓄積情
報量（例えばワード数）を計測し、その計測結果を出力
するモジュールである。

【００２８】バッファインタフェース203 は、レジスタ
演算部209 からの指例に従いバッファ部12からデータを
取り出し、セレクタ206 に送出する機能を持つ。

【００２９】ヘッダパターン送出部204 は、送出するセ
ルのヘッダパターンを生成するモジュールであり、生成
するヘッダパターンはＡＴＭセルヘッダ、ＡＡＬ．ＳＡ
Ｒヘッダを含む。本実施例では、生成するＡＴＭセルヘ
ッダのＶＰＩ／ＶＣＩ値は一時に１パターン選択するこ
とが可能であり、これは呼設定時に制御部14から設定さ
れるものとしている。また、生成するＡＡＬ／ＳＡＲヘ
ッダは、その都度レジスタ演算部209 から送られてくる
ものを用いる。

【００３０】ダミーパターン送出部205 は、ＡＴＭセル
のペイロード部への情報格納をパーシャルフィルにて行
う場合に、セルのペイロード部の実情報以外のスペース
に格納されるダミーパターンを送出するモジュールであ
る。

【００３１】セレクタ206 は、バッファインタフェース
203 から送られてくるペイロード部に格納されるデータ
情報、ヘッダパターン送出部204 から送られてくるヘッ
ダパターン、ダミーパターン送出部205 から送られてく
るダミーパターンの中から適当なものを選択して出力す
るモジュールであり、レジスタ演算部209 により制御さ
れる。このセレクタ206 から出力されるデータは、ＡＴ
Ｍセルの形をなしており、有効セルパターンが出力され
る。ここで、有効セルパターンとは、ＳＴＭ側から入力
されたデータをＡＴＭセルに格納して外部に出力する、
いわゆる有効セルのパターンをさす。

【００３２】空セルパターン生成部207 は、ＦＩＦＯ蓄
積情報量計測部202 及びレジスタ演算部209 により、シ
ーケンサ201 の周期に送出すべき情報がＦＩＦＯ内にな
いと判別されたときに、有効セルの代わりに送出される
空セルパターンを生成するモジュールである。ここで、
空セルパターンとは、ＣＣＩＴＴにて標準化されている
空セルのパターンをさす。

【００３３】セレクタ208 は、セレクタ206 から送られ
てくる有効セルパターンと、空セルパターン生成部207
から送られてくる空セルパターンの中から適当なセルパ
ターンを選択して出力するモジュールであり、レジスタ
演算部209 により制御される。

【００３４】レジスタ演算部209 は、シーケンサ201 の
周期の終わりの度にＦＩＦＯ蓄積情報量計測部202 の計
測結果を参照して、バッファ部12内に次に送出する有効
セルのペイロード部に格納するのに十分な情報（以下、
これを格納予定情報量という）が蓄積されているかどう
かを判断する。そして、バッファ部12にペイロード部へ
の格納予定情報量以上の情報が蓄積されていると判断し
た場合には、レジスタ演算部209 内部にあるレジスタな
どを操作することによりＡＡＬ．ＳＡＲヘッダを生成し
てヘッダパターン送出部204 に送り込み、またバッファ
インタフェーエ203 に働きかけてバッファ部12からデー
タを必要数取り出すとともに、バッファ部12からＳＴＭ
処理部11により挿入された同期情報を抽出し、この同期
情報とレジスタ演算部209 自体が内部に持つ同期情報と
を照合して、ＳＴＭ処理部11とＡＴＭ処理13との同期が
とれているかどうかを判断する。

【００３５】このようにレジスタ演算部209 は、バッフ
ァ部12から取り出した情報をヘッダパターン送出部204
から送出されるＡＴＭセルヘッダのパターン、ダミーパ
ターン送出部205 から送出されるダミーパターンとをセ
レクタ206 を制御することによりマージして有効ＡＴＭ
セルを形成し、セレクタ208 を制御して外部に送出す
る。一方、バッファ部12内に次に送出する有効セルのペ
イロード部への格納予定情報量の情報が蓄積されていな
いと判断した場合には、空セルパターン生成部207 によ
り生成される空セルパターンをセレクタ208 を制御して
外部に送出する。ここで、ヘッダパターン送出部205 、
バッファインタフェース203 およびダミーパターン送出
部204 により生成される有効セルパターンと、空セルパ
ターン生成部207 により生成される空セルパターンと
は、シーケンサ201 により同位相で生成されている。

【００３６】レジスタ演算部209 は、具体的には下記の
要素 （ａ）呼設定時に図１の制御部１４から設定されるＣＳ
−ＰＤＵ長く１csを格納しておく１csレジスタ； （ｂ）シーケンサ周期が終了した際に送信したことにな
るＣＳ−ＰＤＵ長ＬＯＣを格納するＬＯＣレジスタ； （ｃ）ＡＡＬヘッダに含まれるシーケンス番号ＳＮを計
数するＳＮＣカウンタ； （ｄ）次のシーケンサ周期にて送出すべきセルのＣＳ−
ＰＤＵ間の区切れ目またはＣＳ−ＰＤＵとダミーデータ
の区相れ目までの長さＬＰを格納するＬＰレジスタ； （ｅ）次のシーケンサ周期でバッファ部12から取り出そ
うとしている情報の量（次に送出すべきＡＴＭセルのペ
イロード部に格納する格納予定情報量）ＣＯＦを格納す
るＣＯＦレジスタ； （ｆ）送出すべきＡＴＭセル（または次のＡＴＭセル）
がＣＳ−ＰＤＵの先頭を含む時に立つフラグＣＳＩを示
すＣＳＩレジスタ； （ｇ）送出すべきセル（または次のセル）にＣＳ−ＰＤ
Ｕの先頭が含まれている場合に、その区切り目がセルの
ペイロード部のどこに位置しているかを示すポインタ
Ｐ； （ｈ）得られたＣＳＩ（ＣＳ−ＰＤＵの先頭を含むこと
を示す同期ビット）、ＳＮ（シーケンス番号）を基に、
これらの誤り訂正符号およびパリティを計算する計算回
路；を含み、これらをもとに図６のようなアルゴリズム
を実行することにより、送出するＡＬＬ．ＳＡＲヘッダ
を生成すると共に、バッファ部12に読み出し制御信号を
送出してバッファ部12から必要なデータを取り出し、前
述のようにして有効セルパターンを形成して外部に送出
したり、空セルパターンを外部に送出する機能を有す
る。

【００３７】一方、図１の制御部14はＡＴＭセル化装置
外部から設定されるか、または内部のＲＯＭなどに予め
設定されている、ＳＴＭフレームのどの位置のデータを
抽出して有効セルのペイロード部に格納するかの情報
や、生成する有効セルのＶＰＩ／ＶＣＩ／ＰＴ／ＣＬＰ
／ＨＥＣなどの値、ＣＳ−ＰＤＵ長、パーシャルフィル
か否かなどの情報をＳＴＭ処理部11およびＡＴＭ処理部
13などへ通知するとともに、これらを制御する機能を有
する。

【００３８】次に、以上のように構成されたＡＴＭセル
化装置におけるセル化処理の流れを説明する。

【００３９】ＳＴＭ処理部11は、ＳＴＭフレームモード
の場合、送信すべき情報が到着すると、これらをデータ
と平行に流れてくるＳＴＭ同期信号を参照して必要なタ
イムスロットを抽出し、バッファインタフェース102 を
介してバッファ部12に格納すると共に、ＳＴＭ同期信号
も同様にバッファインタフェース102 を介してバッファ
部12に格納する。一方、ＣＢＲモードの場合は、ＳＴＭ
処理部11はＳＴＭフレームモードにおいて入力されてく
るＳＴＭフレームのタイムスロット数を“32”と解釈し
て、入力されてくるデータを全てバッファインタフェー
ス102 を介してバッファ部12に格納すると共に、ＣＢＲ
信号の同期情報が外部から入力されている場合には、こ
れもバッファインタフェース102 を介してバッファ部12
に格納する。これらの動作は、全てＳＴＭ側のクロック
に従って行われる。

【００４０】ＡＴＭ処理部13では、内部のシーケンサ20
1 がセル周期で動作しており、各周期の最後までに次に
送出すべき有効セルのペイロードに格納すべきデータ量
（ＣＯＦ）を算出し、これはＦＩＦＯ容量計測部202 に
より計測されたバッファ部12の蓄積情報量と比較する。
これにより、バッファ部12内に、次に送出すべき有効セ
ルを形成するに充分なデータ、すなわち次に送出するＡ
ＴＭセルのペイロードへの格納予定情報量以上の情報が
蓄積されていると判断された場合には、図６に示すフロ
ーチャートに従って有効セルを形成し、これを外部に送
出する。バッファ部12内に次に送出すべき有効セルを形
成するに充分なデータを蓄積されていないと判断される
場合は、バッファ部12にはなんら働きかけず、セレクタ
208 に働きかけて、空セルパターン生成部207 で生成さ
れている空セルパターンを外部に送出する。

【００４１】図６のフローチャートを参照して、ＡＡＬ
・ＳＡＲヘッダ生成および有効セル生成アルゴリズムに
ついて概説する。なお、図６は送出するセルをパーシャ
ルフィルを用いないで形成する場合の例である。

【００４２】まず、シーケンサ201 のセル周期の終り
に、次に送出するＡＴＭセル（有効セル）のペイロード
への格納予定情報量ＣＯＦとＦＩＦＯ容量計測回路202
によるＦＩＦＯ容量（バッファ部12の蓄積情報量）計測
結果を比較し（Ｓ１）、格納予定情報量以上の情報がバ
ッファ部12内に蓄積されていると判断された場合、セル
化を行い（Ｓ３）、ヘッダパターン送出部204 からＡＴ
ＭヘッダおよびＡＡＬ・ＳＡＲヘッダを送出する（Ｓ４
〜Ｓ５）。次に、今回送出したＡＡＬ・ＳＡＲヘッダが
２バイトかどうかを判断し（Ｓ６）、２バイトであった
場合（送出したＳＡＲヘッダのＣＳＩ＝１の場合）は、
46バイト、１バイトであった場合（ＣＳＩレジスタの値
がＣＳＩ＝０の場合）は47バイトのデータをバッファ部
12からそれぞれ取り出し、各々をマージして有効セルを
形成する（Ｓ７〜Ｓ８）。

【００４３】一方、Ｓ６〜Ｓ８の動作と並行して、次に
送出する有効セルに付けるＡＡＬ・ＳＡＲヘッダの計算
を行う（Ｓ９）。この計算アルゴリズムにおいては、ま
ずシーケンス番号ＳＮを計数するカウンタＳＮＣをイン
クリメントし（Ｓ10）、次に該周期で送出し終わるＣＳ
−ＰＤＵ長ＬＯＣを算出する（Ｓ11）。

【００４４】次に、該シーケンス周期で一つのＣＳ−Ｐ
ＤＵを送出し終わるかどうかを判断し、送出し終わると
判断した場合は、該セルに引き続いて次のＣＳ−ＰＤＵ
が乗ることから、ＬＯＣレジスタの値ＬＯＣを“46−Ｌ
Ｐ”（ＣＳ＝１、即ちペイロードが46バイトの時）、ま
たは“47−ＬＰ”（ＣＳＩ＝０、即ちペイロードが47バ
イトの時）に入れ替わる（Ｓ12〜Ｓ17）。

【００４５】続いて、次に送出するセルまたは更に次の
セルに、ＣＳ−ＰＤＵの区切れ目があるかどうかを判断
する。すなわち、１csレジスタの値からＬＯＳレジスタ
の値を引いた値１cs−ＬＯＣが“93”より小さいかどう
かを調べ（Ｓ18）、小さい場合は次のセルにＣＳ−ＰＤ
Ｕの区切れ目があると判断して次のセルのシーケンス番
号ＳＮが偶数か奇数かをさらに調べ（Ｓ19）、偶数の時
は該セルにＣＳＩビットが立つことからＣＳＩに１を代
入し（Ｓ20）、更にポインタＰの値を設定する（Ｓ2
1）。また、ＳＮが奇数の時は該セルにＣＳＩビットは
立たないことから、ＣＳＩに０を代入する（Ｓ26）。１
cs−ＬＯＣが“93”より小さくない場合には、次または
更に次のセルにＣＳ−ＰＤＵの区切れ目はないと考えら
れるので、ＣＳＩに０を代入する（Ｓ26）。

【００４６】続いて、次に送出するセルのＣＳ−ＰＤＵ
の区切れ目があるかどうかを判断する（Ｓ22，Ｓ27）。
次にセルにＣＳ−ＰＤＵの区切れ目があると判断される
場合には、ＬＰレジスタ（次のセルにて送出し終わるＣ
Ｓ−ＰＤＵ長を示す）に１cs−ＬＯＣを代入し（Ｓ23，
Ｓ28）、区切れ目はないと考えられる場合には、ＣＳＩ
の値に応じてＬＰに“46”または“47”を代入する（Ｓ
24，Ｓ29）。さらに、ＣＯＦレジスタ（次のセルのペイ
ロードに入るデータの量を示す）にも、やはりＣＳＩの
値に応じて“46”または“47”を代入する（Ｓ25，Ｓ3
0）。

【００４７】以上により、ＣＳＩレジスタ、ＳＮ（シー
ケンス番号）およびＰ（ポインタ）の値が揃ったところ
で、ＣＳＩ，ＳＮを用いてＳＮＰ（シーケンス番号プロ
テクション）およびパリティを計算し（Ｓ31）、図８に
示すようなＡＡＬ・ＳＡＲヘッダを算出して、これをヘ
ッダパターン送出部204 に渡す。

【００４８】以上のアルゴリズムは、有効セルのペイロ
ードへのデータの埋め込みにパーシャルフィルを使わな
い場合であったが、パーシャルフィルを用いる場合は、
予め１csレジスタにパーシャルフィル値を制御部14を介
して格納しておき、図７に示すフローチャートに従って
ＡＡＬ・ＳＡＲヘッダ生成および有効セル生成を行えば
よい。

【００４９】図７においては、ＣＳＩビットを０に固定
し、図６におけるステップＳ８を「ＬＰバイトデータを
バッファ部から送出、続して（46−ＬＰ）バイトデータ
をダミーパターン送出部から送出」するステップＳ８′
に、図６におけるステップＳ16を「ＬＯＣに０を代入」
するステップＳ16′に、図６におけるステップＳ30「Ｃ
ＯＦにＬＰを代入」するステップＳ30′にそれぞれ変更
すると共に、図６におけるステップＳ18〜Ｓ25を除去し
て、ステップＳ12の条件文以降から無条件にステップＳ
26側に分岐させている。

【００５０】以上説明したように、本実施例のＡＴＭセ
ル化装置によれば、例えばＳＴＭ処理部11側でＳＴＭフ
レームモードを用いた場合、ＳＴＭ信号の任意のタイム
スロットの情報をバッファ部12に収めることが可能とな
り、既存のＳＴＭ通信路上の信号を柔軟にＡＴＭセルに
乗せ込むことができると共に、１タイムスロットから任
意の大きさのタイムスロットまでの情報のＡＴＭセル化
を単一のハードウエアで実現することができる。

【００５１】また、ＳＴＭ処理部11側でＣＢＲモードを
用いた場合は、ＳＴＭ側の速度としては任意のものが選
択できるため、速度依存性のない柔軟なＡＴＭセル化装
置を構成することができる。但し、当然のことながらＳ
ＴＭ側の動作速度はＡＴＭ側の動作速度を越えることは
出来ない。具体的には、上記実施例の場合、ＳＴＭ側の
動作速度≦ＡＴＭ側の動作速度＊47／53が限界速度とな
るので、このような条件の下でＳＴＭ側とＡＴＭ側の動
作周波数比を決めるものとする。

【００５２】さらに、ＡＴＭ処理部13側ではセル周期の
シーケンサ201 を用い、バッファ部12内に次に送出する
有効セルのペイロードに乗せるに十分な情報が蓄えられ
ている場合に該情報を取り出して有効セルを生成して送
出し、そうでない場合には空セルを送出する構成になっ
ているため、出力されるＡＴＭセル流は一定のセル送出
周期を持つ、いわゆるフルＡＴＭセル流とすることがで
きる。従って、ＡＴＭセル化装置の下流側にＡＴＭイン
タフェースとの速度整合のためのバッファを備える必要
がなくなる。

【００５３】しかも、通常ＡＴＭ処理の方がＳＴＭ側よ
りも動作速度が速いことから、バッファ部12には定常的
に一定量以上のデータは溜まることがないので、バッフ
ァ部12の容量も小さい値に抑えることができ、上記速度
整合用バッファが不要であることと相まって、ハードウ
ェア量の削減を図ることができる。

【００５４】本発明は、以下に列挙するように種々変形
して実施することが可能である。 （１）１csレジスタの値としては、必ずしもＳＴＭ側の
ＣＳ−ＰＤＵ長の値をそのまま使う必要はなく、該ＣＳ
−ＰＤＵ長の整数倍の値を用いるようにしても良い。こ
の場合、ＡＴＭ処理部13内では、この値がＣＳ−ＰＤＵ
長として扱われることとなる。いずれの場合も、この値
は呼設定値に制御部14を通して外部から設定される。こ
れは、例えばＳＴＭフレーム中のＡＴＭセル化するタイ
ムスロット数をＳＴＭ側のＣＳ−ＰＤＵ長とし、ＡＴＭ
側ではその整数倍のＣＳ−ＰＤＵ長とし、複数ＳＴＭフ
レームに１回の割合でＳＴＭ側とＡＴＭ側の間の同期を
とる等の応用が考えられる。 （２）ＣＢＲモードでフレーム構造のデータをＡＴＭセ
ル化する場合も、上記と同一のアルゴリズムを用いるこ
とができる。 （３）ＳＴＭ処理部11とＡＴＭ処理部13との間で同期外
れを起こしてしまう場合、例えばＡＴＭ処理部13でＣＳ
−ＰＤＵの先頭としてバッファ部12から取り出したデー
タに、ＳＴＭ側の同期情報が含まれていない場合などに
は、同期はずれエラーとしてＡＴＭ側は例外処理を行
う。具体的には、制御部14にエラーの発生を通知すると
共に、ＡＴＭ処理部13外部には空セルを出力し、更に次
の有効セル送出時に同期のあった情報を送出するべくＳ
ＴＭ側の同期情報を含んだデータを取り出すまでバッフ
ァ部12からデータを空読みし、ＳＴＭ側の同期情報を含
んだ情報を取り出した時点でバッファ部12からの読み出
しをストップし、次のシーケンスでＳＴＭ処理部11とＡ
ＴＭ処理部13との同期の合ったＡＴＭセル化処理を行
う。同期外れの判断は、図６または図７のフローチャー
トにおけるＳ４でのＡＴＭヘッダ送出を行う前に完了し
ているものとする。 （４）バッファ部12のオーバーフロー、アンダーフロー
などが起こったときにも、制御部14に通知すると共に、
例外処理を行う。例外処理とは、例えばバッファ部12が
正常な状態に戻るまで、空セルを送出するなどの処理を
さす。 （５）ＳＴＭフレームモードまたはＣＢＲモードにおい
て、ＣＳＩビットを用いた同期を行わずに、ＡＴＭセル
化を行うこともできる。この場合は、例えば前述のパー
シャルフィルを用いてＡＴＭセル化を行う場合の、パー
シャルフィル数を“47”にするなどの方法を用いて行
う。このようにＣＳＩビットを用いた同期を行うか否か
の設定は、呼設定時などに外部から、または制御部14を
通して行うことになる。 （６）上記実施例ではＦＩＦＯ容量計測部202 において
バッファ部12の蓄積情報量と、次に送出する有効セルの
ペイロートに格納すべき格納予定情報量とを比較した
が、バッファ部12の残り容量とある閾値とを比較し、例
えばバッファ部12の残り容量が閾値よりも少なければ一
定量以上の情報がバッファ部12に納まっているものと判
断してバッファ部12から情報を取り出して有効セルを形
成する構成としてもよい。 （７）図６または図７のフローチャートにおけるステッ
プＳ１において、各々の値の比較に余裕度を持たせ、例
えばＣＯＦと「容量計測結果＋α」とを比較するなどの
手法を用いてもよい。 （８）送出されるＶＰＩ／ＶＣＩ／ＰＴ／ＣＬＰの値を
ＳＴＭフレームの位置などによって可変として、一時に
複数のコネクションを設定、送出することが可能な構成
となっているような同様な構成のＡＴＭセル化装置に
も、本発明を適用することができる。 （９）ＡＴＭ処理部13をセル周期のシーケンサではな
く、セル周期の整数倍のシーケンサまたはセル周期（あ
るいはその整数倍）のランダムロジックで駆動する構成
としてもよい。 （10）バッファ部12はデュアルポートＲＡＭやＦＩＦＯ
に限られず、その他のメモリ素子を用いて構成すること
も可能である。 （11）上記実施例では、いわゆるＳＴＭ／ＣＢＲデータ
のＡＴＭセル化について述べてきたが、同様の技法をＶ
ＢＲデータあるいはバーストデータに対して行うことも
可能である。

【００５５】次に、本発明の第２の実施例に係るＡＴＭ
セル化装置について説明する。本実施例を説明する前
に、まず背景について述べる。

【００５６】ＡＴＭ交換を用いた通信方式（ＡＴＭ通信
と呼ぶ）では、伝送路上のセルをラベル多重することに
よる統計多重効果により、網の経済化をはかるという点
に特徴の一つがある。このため、ＡＴＭ通信においては
従来の通信では行われなかった呼設定時のリソース管理
が行われる。

【００５７】具体的には、網内リソースをラベル多重に
より共用するに当たり、新たに通信を始める端末は、呼
設定時に通信時に該呼のピーク速度や平均速度などのパ
ラメータをＵＰＣ（Usage Paramerer Control ）パラメ
ータとして網に申請し、網は該呼による通信が加わった
上で、網としての通信品質が保証されるか否かの判断を
何らかの評価関数を用いて行い、これが保証された場合
に該呼の通信を許可するとの手順で網のリソース管理が
行われる。このようにして通信を許可された端末は、通
信網側でのポリシングでセルが廃棄されないよう、通信
開始後は呼設定時に申告したＵＰＣパラメータ（平均速
度、ピーク速度など）を遵守しながら情報セルの送出を
行い、通信を行うことが望ましい。

【００５８】このＵＰＣパラメータの遵守は、通常は伝
送路に情報を送出する前に、送出しようとしているセル
トラヒックを、ＵＰＣを満足するように変形し、この変
形トラヒックを伝送路に送出することにより行われてい
る。このような操作をトラヒックシェイピングと呼ぶ。

【００５９】このトラヒックシェイピングの方法として
は従来、図13のように伝送路に出力するＡＴＭセル流に
対してシェイピングのための機構を通す形でこれを行う
方式が知られている。即ち、ＡＴＭ符号化及びＡＴＭセ
ル生成部501 にて生成されたＡＴＭセル流を一度バッフ
ァ（シェイピングバッファ502 ）に溜め、ここから呼設
定時に定めたＵＰＣパラメータを遵守する形で該バッフ
ァ502 からセルを取り出す制御を行うシェイピング制御
部503 が上記条件を満たす形でＡＴＭセルを取り出し、
これを伝送路上に送出する。トラヒックシェイピングの
方法、即ち図13のシェイピング制御部503 がシェイピン
グバッファ502 からセルを取り出すアルゴリズムとし
て、リーキーバケット法やスライディングウインドウ法
などが知られている。

【００６０】このように、従来の通信システムでは端末
から送出されるセル流に対し、トラヒックシェイピング
を施して伝送路に送出することによりＵＰＣパラメータ
を遵守する形で通信を行っている。しかしながら、この
方法では図13におけるバッファ（シェイピングバッファ
502 ）で、セルの溢れ（セルの廃棄）が起こる可能性が
ある。具体的には、前段のＡＴＭ符号化及びＡＴＭセル
生成部501 においてピーク速度に近い符号化が継続して
行われ、トラヒックシェイピングを行う部位では一定時
間に一定量のセルしか送出が行われないことから、バッ
ファに入力されるデータ量とバッファから出力されるデ
ータ量とでアンバランスが生じ、バッファからセルが溢
れることとなる。

【００６１】これに対する対処として、バッファを大容
量のものとしてセルのバッファ溢れを起こさないものと
すると、ハードウェア量の増大が懸念される。また、Ａ
ＴＭ通信においては、通話に対する課金がその通話のピ
ークレートが高いほどその通話料金も高いといったよう
に、ピークレートに比例した体系になるものと考えられ
る。この場合、ユーザは通信コストを抑えるために該通
話のピークレートを抑えての通信を欲すると考えられ
る。このようにピークレートを抑えての通信を実現する
ためには、低い値のピークレートにて呼設定の要求を網
に出し、該通信が開始されたならば、シェイピング機構
のピークレート値を低い値に設定しておけば良い。ここ
で、符号化部のピークレートがシェイピングのピークレ
ートを上回る場合も考えられるが、このような場合も符
号化部の符号化速度によってはシェイピングバッファに
多くのセルが滞留することとなり、大容量のシェイピン
グバッファを用意する必要が生ずるが、やはり上記のよ
うにハードウェア量の増大が懸念される。

【００６２】また、現在ＣＣＩＴＴでは、網が輻輳して
いる場合、その対策として、 （ａ）網は、網内の輻輳点にてユーザセルに輻輳してい
る旨を知らせるフラグを立て、これを受信した受信側ユ
ーザは該フラグをもとに送信側ユーザに送信量を抑制す
るように要請し、送信側ユーザはこれに従って送信量を
抑制する（これをＦＥＣＮ、前方制御という） （ｂ）網は、網内の輻輳点から送信側ユーザに輻輳通知
セルに送出し、送信量の抑制を要請する。これを受けて
送信側ユーザは送信量を抑制する（これをＢＥＣＮ、後
方制御という） （ｃ）輻輳によるセルの損失を検出した受信側ユーザ
が、これにより網の輻輳を探知して、送信側ユーザに送
信量の抑制を要請し、受信側ユーザはこれを受けて送信
量を抑制する、 などの方式によって輻輳の悪化を防ぐ方式が議論されて
いる。この場合、送出量の抑制を要請された送信側端末
は、送出量の抑制の為にシェイピング制御部に働きかけ
て送出トラヒックの性質を変化させる（ピークレート、
平均レートなどを低くするなど）ことで対処すると考え
られる。ところがこの場合、符号化部の符号化速度も
（該トラヒック制御部のパラメータ変更にともなって）
変更されることが要求される。変更を行わない場合、シ
ェイピングバッファに入力されるデータ量と該バッファ
から出力されるデータ量とでアンバランスが生じる。し
かしながら、このようにシェイピング制御部、及び符号
化部のパラメータ変更はその変更箇所が複数箇所に及ぶ
ことから迅速さに欠け、またその制御を複雑なものとし
てしまう。

【００６３】本実施例は、これらの問題を解決して、ト
ラヒックシェイピングを行いつつセルの廃棄の起こらな
い、また、ハードウェア量の増大を伴わない機構を有す
るＡＴＭセル化装置を提供するものである。

【００６４】本実施例のＡＴＭセル化装置は、少なくと
も送出許可信号送出部と、バッファ部と符号化部を具備
する。送出許可信号送出部は、ＡＴＭセルペイロードの
送出を促す機能を有する。バッファ部は、符号化部から
送出されるデータを一時的に格納する機能を有するが、
ここからデータを取り出すことができるのは上記送出許
可信号送出部からの送出許可信号を得た場合に限る。符
号化部は、ＡＴＭセルに格納すべきデータを生成すべく
情報の符号化を行う。上記バッファ部は、自らに格納さ
れているデータ量をもって符号化部のデータ送出量、あ
るいは符号化速度を制御できるものとする。

【００６５】本実施例によると、送出許可信号送出部が
バッファ部に送出許可信号を通知する際、この送出許可
信号を呼設定時に定めたＵＰＣパラメータを満足するよ
うな形で、即ちバッファ部が該送出許可信号に従ってデ
ータを送出した場合、このデータをＡＴＭセルペイロー
ドに順次格納して外部に送出したとしても、この送出セ
ル流のトラヒックパラメータがＵＰＣパラメータを満足
するような形で通知を行うことにより、伝送路上へのセ
ル流の送出をＵＰＣを満足した上で行うことができる。

【００６６】ここで、バッファ部は自らに格納されてい
るデータ量を監視しており、このデータ量に従って符号
化部のデータ送出量、あるいは符号化速度の制御を行
う。このバッファ部のデータ量をパラメータとした制御
により、符号化部はバッファ部でのデータ溢れを起こさ
ないような符号化速度、あるいはデータ送出速度を選択
することができ、バッファ部でのデータの廃棄を未然に
防ぐことができる。

【００６７】また、通信中のＵＰＣパラメータの変更に
対しても、送出許可信号送出部がバッファ部に送出する
送出許可信号の発生機構を変更することのみで、符号化
部のデータ送出量、あるいは符号化速度を変更、制御す
ることができ、簡便、かつ迅速な対応をすることができ
る。

【００６８】なお、符号化を行うモジュールとＡＴＭセ
ル化を行うモジュールの間にバッファを設けて、お互い
にハンドシェークを行いながらその動作を進めるという
過程は、符号化データとＡＴＭ伝送路との速度に通常は
差があることから、符号化データのＡＴＭセル化を行う
場合は必須の事項である。また、このバッファのデータ
量をパラメータとして符号化部のデータ送出量、あるい
は符号化速度を制御する方法も、例えばバッファ部にそ
の容量の半分のデータが溜まるように符号化速度を制御
する方法や、バッファ部の残り容量を上まらないような
符号化速度を選択するなどの方法は公知のものである。
本実施例では、このバッファ部からのデータ取り出しを
ＵＰＣパラメータを満たすように行うことによって、シ
ェイピングの機能を実現するとともに、シェイピングの
ためのバッファを不要とし、これに伴いデータの廃棄を
未然に防ぐ。また、送出トラヒック特性の変更に対して
も簡便、かつ迅速に対応できる。

【００６９】図９に、本発明の第２の実施例に係るＡＴ
Ｍセル化装置の構成を示す。本実施例のＡＴＭセル化装
置は、ＡＴＭセル化部301 、バッファ部302 および符号
化部303 からなる。

【００７０】ＡＴＭセル化部301 は、バッファ部に対し
てデータの送出許可信号を送出して、バッファ部にデー
タの吐き出しを促すとともに、バッファ部から受け取っ
たデータをＡＴＭセル化して、これを伝送路上に送り出
すとともに、呼の設定などの制御、ＯＡＭセルの挿入な
どのＡＴＭ動作部分の管理などを行うモジュールであ
る。

【００７１】バッファ部302 は、デュアルポートＲＡＭ
である大容量のメモリを構成要素としており、その他
に、現在のメモリの容量をリアルタイムで符号化部303
に通知している。バッファ部302 は符号化部303 からの
データが格納され、ＡＴＭセル化部301 に該データを送
出する。このとき、ＡＴＭセル化部301 にデータを送出
できるのは、ＡＴＭセル化部301 からデータの送出許可
信号をもらっているときのみである。ここで、バッファ
部302 が有意情報をＡＴＭセル化部301 に向かって送出
している場合は、これと平行して有意・無意信号線に
て、現在送っている情報が有意であることをＡＴＭセル
化部301 に通知する（例えば、有意・無意信号線Ｈレベ
ルにする。）なお、バッファ部302 が送出許可信号をも
らっているにも関らず送出する情報がないときは、無意
情報をＡＴＭセル化部301 に向かって送出し、それと並
行して有意・無意信号線にて現在送出している情報が無
意であることをＡＴＭセル化部301 に通知する。（例え
ば、有意・無意信号線をＬレベルにする）符号化部303
は、ＡＴＭセル化をして送出したい情報、例えば画像情
報などの符号化を行い、これをバッファ部302 に格納す
る機能を有する。この符号化は可変長符号化（ＶＢＲ）
にて行われ、その符号化速度はバッファ部302 から通知
される容量によって通に制御されている。具体的には、
バッファ部302 の残り容量がある閾値を下回った場合
は、高周波域の符号化を行わないことで符号化速度を落
とし、該符号を全てバッファ部302 に格納した場合にも
バッファ部302 が溢れを起こさないような制御を行う。
この場合、高周波域の符号化を行わない旨を送出するデ
ータに格納し、受信側端末に通知することになる。な
お、このような符号化速度の選択肢を数段階に分け、バ
ッファ部302 の残り容量によって符号化速度を選択する
ようにしても良い。

【００７２】図10は、ＡＴＭセル部301 の内部構成図で
ある。このようにＡＴＭセル化部301 はＵＰＣ監視部40
1 、データ・セル変換部402 、多重部403 、ＡＴＭ制御
部404 からなる。

【００７３】ＵＰＣ監視部401 は、呼設定時にＡＴＭ制
御部404 を通して定められたＵＰＣパラメータに従っ
て、このＵＰＣパラメータを満たすような形でバッファ
部302にデータ送出許可信号を（最大）ＡＴＭセル送出
周期にて送出するモジュールである。このデータ送出許
可信号は、例えばＡＴＭセル送出周期にて動作するリー
キーバケットや、スライディングウインドウアルゴリズ
ムを用いて生成される。

【００７４】データ・セル変換部402 は、図９のバッフ
ァ部302 から受け取ったデータにＡＴＭセルヘッダ及び
アダプテーションレイヤヘッダを付与してＡＴＭセルを
形成し、多重部403 に送出する機能を有する。必要な場
合、例えばバッファ部302 から受け取るデータがセルの
ペイロードの途中で切れてしまうような場合に、この切
れ目がどこになるかの情報など、バッファ部302 から送
出されるデータ量についての情報をバッファ部302 から
受け取っても良い。また、バッファ部302 から受け取っ
た有意情報がない場合、あるいは呼の設定が行われてい
ない場合などは空セルを生成し、これを多重部403 に向
かって送出する。このため、バッファ部302 からは現在
受け取っている情報が有意のものか無意のものかを判別
する有意・無意判別信号を受信しているものとする。

【００７５】多重部403 は、ＡＴＭ制御部403 から送ら
れてくるシグナリングセルおよびＯＡＭセルと、データ
・セル変換部402 から送られてくるデータセルとを多重
化して、外部の伝送路に送出する機能を有する。

【００７６】ＡＴＭ制御部404 は、呼設定時にシグナリ
ングセルをやり取りし、ＵＰＣパラメータを定めてこれ
をＵＰＣ監視部401 に通知するとともに、セルヘッダの
様々なパラメータ（ＶＰＩ／ＶＣＩなど）を定めてデー
タ・セル変換部402 に通知し、さらに必要な場合はＯＡ
Ｍセルなどを伝送路に向かって送出する。尚、このＯＡ
Ｍセルはデータ・セル変換部402 から送出されるセルが
空セルである場合に、この代わりに多重部403 により送
出される。この判別のために、バッファ部302からの有
意・無意判別信号はＡＴＭ制御部404 においても受信さ
れる。

【００７７】本実施例のＡＴＭセル化装置によって、Ａ
ＴＭセル化を行った場合の流れを概説する。

【００７８】呼設定が行われる以前は、本装置からはデ
ータ・セル変換部402 にて生成されている空セルが伝送
路に向けて送出されている。呼設定が行われる場合、本
装置が発呼側であるときは、ＡＴＭ制御部404 を通して
シグナリングセルが生成され、網及び着呼側端末とシグ
ナリングのやり取りを行う。本装置が着呼側端末のとき
は、ＡＴＭ制御部404 がシグナリングセルを受信・解析
し、網及び発呼側端末とシグナリングのやり取りを行
う。このシグナリングのやり取りを通してＵＰＣパラメ
ータ、ＡＴＭセルヘッダパラメータを決定し、これらの
値をそれぞれＵＰＣ監視部401 、データ・セル変換部40
2 に通知する。

【００７９】呼が設定され、通信が開始されると、ＵＰ
Ｃ監視部401 は内部のアルゴリズムに従って、（最高）
ＡＴＭセル送出周期にてデータを送出許可信号をバッフ
ァ部302 に向かって送出する。

【００８０】バッファ部302 は、内部にデータが存在
し、かつＡＴＭセル部301 からのデータ送出許可信号を
受信している場合に、該ＡＴＭセル周期にてＡＴＭセル
に格納できる量のデータをＡＴＭセル化部310 に送出す
るとともに、データと並行して有意・無意信号をＨレベ
ル（有意を示す）にする。上記の条件を満たさない場
合、バッファ部302 はＡＴＭセル部301 に向けて無意デ
ータを送出し、有意・無意信号はＬレベル（無意を示
す）としておく。

【００８１】バッファ部302 からデータを受け取ったデ
ータ・セル変換部402 は、これにＡＴＭ制御部404 から
受け取ったＡＴＭセルヘッダパラメータを参照して作成
したＡＴＭセルヘッダ、及びアダプテーションレイヤヘ
ッダを付与してＡＴＭセルを形成し、これを多重部403
に送出する。なお、バッファ部302 から受け取るデータ
がない場合（有意・無意信号線がＬレベルの時）は、空
セルを生成して多重部403 に送出する。

【００８２】多重部403 では、データ・セル変換部402
からのデータセルおよび空セルにＡＴＭ制御部404 から
のシグナリングセルおよびＯＡＭセルのいずれかを選択
して多重化して、伝送路上に送出する。こうして伝送路
上に送出されるデータセルは、バッファ部302 がＵＰＣ
監視部401 により許可された場合のみデータを送出しＡ
ＴＭセル化を行っていることから、設定されたＵＰＣパ
ラメータを遵守する形で送出されていることになる。

【００８３】バッファ部302 は、自らに格納されている
データの量をリアルタイムで符号化部303 に通知してい
る。符号化部は、このデータ量が一定値を越えている場
合は、現状の符号化速度で符号化を行った場合はバッフ
ァ部302 が溢れを起こす可能性があると判断し、高周波
域の符号化を行わず、符号化速度を落とす。このことに
より、符号化部303 からのデータ格納によるバッファ部
302 の溢れを未然に防止することができる構成をとるこ
とができる。なお、このように符号化速度をかえた場合
は、その旨をデータ中に書き込み、受信側端末に通知す
ることになる。

【００８４】ここで、何らかの不具合でバッファ部302
がデッドロックを起こしてしまい（例えばＵＰＣ監視部
からの許可信号が来ないなど）、符号化部303 へのデー
タ格納が長期間できない場合は、バッファ部302 のリセ
ット、あるいはＡＴＭセル化部301 も含めた全体リセッ
トにより対処するものとする。

【００８５】また、何らかの形でＵＰＣパラメータの変
更を行う必要がある場合（例えば網から送出セル量の抑
制を要請されたときなど）は、ＡＴＭ制御部404 を通し
てＵＰＣ監視部401 に設定されているＵＰＣパラメータ
を変更することのみで、送出セル流のＰＵＣパラメータ
の変更に対処することができる。

【００８６】なお、マルチメディア通信などのように、
ＡＴＭセル化を行う必要のある媒体が複数個あり、図11
のように並列に、あるいは図12のように直列に扱い、全
体としてＵＰＣパラメータを遵守するような構成となっ
ているようなＡＴＭセル化装置にも本実施例を応用でき
る。また、これらの媒体毎（メディア毎、データ生成部
毎）、あるいは複数の媒体毎にそれぞれ異なるＵＰＣパ
ラメータを設定できる構成となっているＡＴＭセル化装
置にも本実施例を適用できる。

【００８７】さらに、ＵＰＣ監視部401 からの送出許可
信号送出の機構は、ＵＰＣパラメータを満たすだけでな
く、ＧＦＣ（Generic Flow Control）によるフロー制御
を満たす構成になっているものでもよい。

【００８８】上述した第２の実施例によると、バッファ
部302 からのデータ取り出し、及びＡＴＭセルの形成、
送出をＵＰＣパラメータを遵守する形で行えることか
ら、ＡＴＭ通信において不可欠なシェイピング機構を有
したＡＴＭセル化装置を構成することができる。

【００８９】また、シェイピングを行うことに伴うシェ
イピングバッファが本実施例では不要であり、これによ
りハードウェア量の削減を図ることもできる。

【００９０】また、バッファ部302 において、バッファ
部302 のデータ量をパラメータとして符号化部303 のデ
ータ送出量あるいは符号化速度を制御していることか
ら、バッファ部302 でのデータの溢れを防ぐことがで
き、シェイピングに伴うデータの廃棄を未然に防止する
ことができる。

【００９１】さらに、送出ＡＴＭセル流のＵＰＣパラメ
ータの変更をＵＰＣ監視部401 のパラメータの変更のみ
で行えることから、その変更を簡便かつ迅速に行うこと
ができる。

【００９２】また、本発明の他の実施例について図29を
用いて以下に説明する。図29には、本発明のＡＴＭセル
化装置が示されている。このＡＴＭセル化装置は、例え
ば、一般の電話機やＴＶやコンピュータ等の既存の機器
を一度に複数接続できるものである。本実施例では、入
力線812 ，813 ，814 と２本設けられている。これらの
入力線812 ，813 ，814 には、それぞれ既存の機器が接
続される。これらの入力線812 ，813 ，814 から入力さ
れた入力情報は多重化部800 にそれぞれ入力される。多
重化部800 には、メモリ801 ，812 ，803 が各入力線81
2 ，813 ，814に対応して設けられており、これらのメ
モリ801 ，812 ，803 を制御する制御部804 も設けられ
ている。入力線812 ，813 ，814 から入力された入力情
報は一旦それぞれメモリ801 ，802 ，803 に蓄えられ、
制御部804 により選択されてバッファ部805 に出力され
る。バッファ部805 は、バッファ806 とバッファ806 を
制御する制御部807 とから成る。バッファ部805 のバッ
ファ806 に入力された情報は、一旦このバッファ806 に
蓄えられ、入力線812 ，813 ，814 に対応してそれぞれ
蓄積される。入力線812 ，813 ，814 に対応して蓄積さ
れた蓄積情報量がＡＴＭセルのペイロード部に格納でき
る情報量になると、バッファ部805 の制御部807 がバッ
ファ806 から情報を読み出してＡＴＭセル処理部808 の
セル化部809に出力する。ＡＴＭセル処理部808 は、セ
ル化部809 と空セル発生部810 と選択部811 とから成
る。セル化部809 に入力された情報は、ヘッダ部が付加
されてＡＴＭセルが生成される。セル化部809 でＡＴＭ
セルが生成されると選択部811 を介して出力線815 から
の外部に出力される。もしセル化部809 にバッファ部80
5から情報が入力されなければ、選択部811 は、空セル
発生部810 から空セルを発生させて出力線815 に出力さ
せる。つまり、有効となるＡＴＭセルが無い時には、空
セル発生部810 から空セルが出力線815 に出力されてい
るので、出力線815側では常にフルＡＴＭセル流を得る
ことができる。

【００９３】次に、本発明の第３実施例に係るＡＴＭデ
セル化装置について説明する。まず、背景について述べ
る。

【００９４】ＡＴＭデセル化装置は、ＡＴＭセル化装置
により得られたＡＴＭセルからの情報を復元する装置で
ある。ＡＴＭデセル化装置では、ＡＴＭ通信網でのセル
廃棄及びセルの到着間隔のばらつきに対応するため、こ
れらの特性を吸収・補正する機構が必須となる。

【００９５】従来のリアルタイム情報のＡＴＭデセル化
の手法としては、図28に示すように受信したＡＴＭセル
を揺らぎ吸収バッファ902 と呼ばれる大容量のバッファ
に一度プールし、このバッファ902 から定期的にセルを
取り出すことによってセルの到着間隔の揺らぎを吸収す
る手法がよく知られている。その際、セルの廃棄や誤配
などがあった場合は、このバッファ902 の前後にてダミ
ーセル、またはダミーセルデータによる補間や、誤配セ
ルの廃棄を行う。

【００９６】バッファ902 の後段またはバッファ902 自
身にて受信側クロックへの乗換が行われ、ＡＴＭセルか
らヘッダ等の不要な情報が取り除かれた受信側回路にて
必要なデータのみが受信側回路に渡されることになる。

【００９７】ここで、受信側回路の動作周波数が定まっ
ている場合は、バッファ902 からセルを取り出すタイミ
ングをこの動作周波数に見合うものとしておくことによ
り、情報のデセル化を行っていた。しかしながら、この
手法では出力する情報の速度は一意に定まってしまうこ
ととなり、例えば同一のＡＴＭデセル化装置を様々な速
度に対応させたい場合や、出力側がＳＴＭのタイムスロ
ットで、このタイムスロット数が時により異なる場合な
どに柔軟な対応をすることができない。

【００９８】このように、従来のＡＴＭデセル化装置で
は、情報の入出力速度を一定比率に限定してしまうもの
となり、柔軟性に欠けるという問題があった。

【００９９】本実施例は、このような従来のＡＴＭデセ
ル化装置の問題を解決して、種々の速度に柔軟に対応で
きるＡＴＭデセル化装置を提供するものである。

【０１００】本実施例のＡＴＭデセル化装置は、少なく
ともＡＴＭ処理部、バッファ部および出力処理部から構
成される。

【０１０１】ＡＴＭ処理部は、入力されてきたＡＴＭセ
ルからデセル化される部分を少なくとも抽出し、これを
バッファ部に格納する機能を有する。また、ＡＴＭ処理
部は内部に前記バッファ部の有意情報の格納されていな
い空き領域の容量を計測する計測回路を有している。バ
ッファ部は、ＡＴＭ処理部から情報を受け取ると共に出
力処理部に該情報を渡す機能を有する。このバッファ部
は、デュアルポートＲＡＭ（２ポートＲＡＭ）から構成
されていても良い。出力処理部は、バッファ部から受け
取った情報を外部に出力する機能を有する。

【０１０２】また、ＡＴＭ処理部の少なくとも一部はセ
ルの到着周期と一致する周期のシーケンサにて動作して
いる。このＡＴＭ処理部は、前記計測回路を用いて、該
シーケンサにて一定周期毎にバッファ部の空き領域の容
量値を計測しており、この容量値が次に処理しようとし
ているセルのペイロードに格納されているデセル化され
る部分の情報量を等しいか、あるいは越えている場合に
は該バッファ部に該情報を格納し、空き領域の容量が該
情報量に満たない場合は、該バッファ部に該情報の格納
を行わない機能を有する。

【０１０３】ＡＴＭ処理部は、少なくともフィルタ部と
揺らぎ吸収バッファ部およびＡＡＬ処理部から構成され
ていてもよい。フィルタ部は、外部から入力されるＡＴ
Ｍセル流の中から予め設定したセルヘッダパターンを有
したセルのみを抽出し、該セルの少なくとも一部分を揺
らぎ吸収バッファ部に格納する機能を有する。揺らぎ吸
収バッファ部は、フィルタ部から情報を受け取り、これ
をＡＡＬ処理部に渡す機能を有する。ＡＡＬ処理部は、
情報を揺らぎ吸収バッファ部から受け取り、この中から
少なくともデセル化される部分の情報を抽出してバッフ
ァ部に格納する機能を有する。

【０１０４】ここで、該フィルタ部は最初の情報の揺ら
ぎ吸収バッファ部への格納を予め設定したセルヘッダパ
ターンを有したセルの中でも、該セルのアダプテーショ
ンレイヤヘッダの同期ビット（ＣＳＩビット）が立った
セルから始めても良い。

【０１０５】上述したように、ＡＴＭ処理部の少なくと
も一部はセルの到着周期と同じ周期のシーケンサにて動
作をしており、到着したセルのペイロードに含まれるデ
セル化すべき情報をバッファ部に格納する際、バッファ
部の空き容量の値がこの情報の大きさと等しいか、ある
いは大きい場合にはこれを格納し、小さい場合には格納
を行わないことにより、バッファ部についてはフロー制
御がかかることになるため、バッファ溢れを起こすこと
がなくなる。

【０１０６】また、ＡＴＭ処理部の上記少なくとも一部
の情報のバッファ部への格納の速度を出力処理部の情報
の取り出し速度よりも大きいものとしておくと、バッフ
ァ部には常に一定量以上の情報が蓄積されていることと
なり、出力処理部はこのバッファ部から一定周期に一定
量の情報を取り出すという構成において、出力処理部側
が取り出す情報の速度は任意に設定することができ、出
力側の必要とする情報の速度に依存することのないＡＴ
Ｍデセル化構成とすることができる。なお、この出力処
理部のバッファ部からの情報取り出し速度は、ＡＴＭ処
理部の上記少なくとも一部の回路側の速度よりも小さ
く、一定周期に一定量という条件を満足する限り、様々
な値の設定をすることができる。また、バッファ部には
フロー制御がかかることから、バッファ部には一定値以
上の情報が蓄積されることはないと考えられ、バッファ
部の容量を抑える構成とする事ができ、ハードウェア量
の削減を図ることができる。

【０１０７】また、バッファ部をデュアルポートＲＡＭ
とすることにより、ＡＴＭ処理部と出力処理部とのクロ
ックの乗換をこのバッファ部を介して行うことができ、
ＡＴＭセル流を任意の速度に直接デセル化できる機構を
提供することができる。

【０１０８】また、ＡＴＭ処理部をフィルタ部、揺らぎ
吸収バッファ部、ＡＡＬ処理部から構成し、フィルタ部
で予め設定したセルヘッダパターンを有したセルのみを
入力されるセル流から抽出し、該セルの少なくとも一部
分を揺らぎ吸収バッファ部に格納し、所定の時間の経過
後、あるいは所定の数のセルの受信後のＡＬＬ処理部が
該揺らぎ吸収バッファ部から該セル（の少なくとも一部
分）を取り出し、処理を行うことにより、出力側で必要
とする情報を格納したセルのみを抽出してこれをバッフ
ァ部、出力処理部側に渡す機能を提供することができ、
さらにＡＴＭ通信網にて生ずるセルの到着揺らぎの吸収
をこの揺らぎ吸収バッファを用いて行うことができる。

【０１０９】さらに、このセルの到着揺らぎ吸収バッフ
ァは、ＡＴＭ処理部とバッファ部との間で行われるフロ
ー制御において、バッファ部に空き容量がなく、バッフ
ァ部に情報格納が行えない場合に、一時的にこの情報を
プールしておくことができ、情報の損失を防ぐことがで
きる。

【０１１０】また、ＡＬＬ処理部においてセルの廃棄、
誤配等を検出し、適当な処理を施した上必要な情報をバ
ッファ部に格納する構成をとることにより、セル廃棄、
誤配等ＡＴＭ通信網特有の現象に対処することができる
構成のＡＴＭデセル化装置を提供することができる。

【０１１１】ＡＴＭ通信においては、ＣＳ−ＰＤＵとＡ
ＴＭセル（あるいはＳＡＲ−ＰＤＵ）との間での同期を
とるために、セルのアダプテーションレイヤヘッダに同
期ビット（ＣＳＩビット）が立つことがある。このビッ
トにより、ＡＴＭ処理部側と出力処理部側の回路との同
期をとることができる。フィルタ部が最初の情報の揺ら
ぎ吸収バッファ部への格納を予め設定したセルヘッダパ
ターンを有したセルの中でも、該セルのアダプテーショ
ンレイヤヘッダの同期ビットが立ったセルから始め、こ
の同期情報を揺らぎ吸収バッファ部、ＡＬＬ処理部、バ
ッファ部を通して出力処理部側に渡すことにより、出力
処理部側はバッファ部から最初に受け取る情報が同期の
とれたものであるとの設定をすることができ、出力処理
部側のＡＴＭ処理部側との同期に関する初期設定を簡潔
に、かつ確実に行うことができる構成とすることができ
る。

【０１１２】図14は、本実施例に係るＡＴＭセル化装置
の概略的構成を示すブロック図である。このＡＴＭデセ
ル化装置は、入力されたＡＴＭセル流から電話などに代
表されるＳＴＭ（Synchronous Transfer Mode ）信号を
再生する機能を有するものであり、入力されてきたＡＴ
Ｍセルの中から必要なセルを抽出して、このセルのペイ
ロード部から必要な情報を取り出し、これをＳＴＭフレ
ームのタイムスロットのうち所定の何スロットかを選択
して格納したり、あるいは特にフレーム構造を持たない
ＳＴＭ信号に再生して、外部に出力する機能を有する。

【０１１３】このＡＴＭデセル化装置は、ＡＴＭ処理部
601 、バッファ部602 、出力処理部603 および制御部60
4 から構成されている。ＡＴＭ処理部601 は、入力され
てきたＡＴＭセル流の中から、デセル化すべき情報を抽
出して取り出し、バッファ部602 に格納すると共に、ア
ダプテーションレイヤの同期に関する情報、具体的には
ＣＳ−ＰＤＵの先頭に関する情報、すなわちセルのアダ
プテーションレイヤヘッダ中に含まれる同期ビット（Ｃ
ＳＩビット）の情報もバッファ部602 に格納する機能を
持つ。

【０１１４】バッファ部602 は、デュアルポートＲＡＭ
（以下、２Ｐ−ＲＡＭという）により構成されており、
この２Ｐ−ＲＡＭは先入れ先出しバッファ（ＦＩＦＯ）
の機能を有している。このバッファ部602 において、Ａ
ＴＭ側の速度とＳＴＭ側の速度との速度変換（クロック
変換）を行う。

【０１１５】出力処理部603 は、バッファ部602 から情
報を取り出してこれをＳＴＭフレームの定められたフレ
ーム位置に格納し、ＳＴＭフレームを生成する機能を有
する。制御部604 は、ＡＴＭ処理部601 、バッファ部60
2 および出力処理部603 を制御する機能を有する。

【０１１６】図15は、ＡＴＭ処理部601 の内部構成を示
すブロック図である。同図に示されるようにＡＴＭ処理
部601 は、フィルタ部611 、揺らぎ吸収バッファ部612
、ＡＡＬ処理部613 および揺らぎ吸収タイマ614 から
なる。これらのモジュールは、全てＡＴＭ処理部601 に
入力される父セル流の速度と同一の周波数にて動作す
る。

【０１１７】フィルタ部611 は、例えば外部から８ビッ
トパラレルで入力されるＡＴＭセル流中から、予め制御
部14によって設定されたセルヘッダパターンを有するセ
ルのみを抽出し、該セルから図16に示すようにＡＴＭセ
ルヘッダを取り除き、これを揺らぎ吸収バッファ部612
に格納する。その際、揺らぎ吸収バッファ部612 には図
17に示すように、データを２バイト並列に、即ちアダプ
テーションレイヤヘッダとペイロードとを並行して格納
する。これは、大容量ＲＡＭのアクセス時間の関係と、
ＡＡＬ処理部613 が揺らぎ吸収バッファ部612 からアダ
プテーションレイヤヘッダを取り出して、これを参照・
解析し、続けてペイロード情報を取り出す場合、アダプ
テーションレイヤヘッダが１バイトの際に、１バイト目
のペイロード情報を取り出す場合に、再度揺らぎ吸収バ
ッファにアクセスしなくても良いようにするための配慮
である。

【０１１８】また、ここでフィルタ部611 に設定される
セルヘッダパターンは、例えば呼設定時などに制御部か
ら設定されるものである。さらに、このフィルタ部611
は揺らぎ吸収バッファ部612 への情報の格納を、該セル
ヘッダパターンを有したセルのうち、アダプテーション
レイヤヘッダの同期ビット（ＣＳＩビット）が立ったも
のから行うものとする。このため、フィルタ部611 はア
ダプテーションレイヤヘッダ中に含まれるＳＮＰ（シー
レンス番号プロテクション）、パリティを計算するＳＮ
Ｐ・パリティ計算回路を内部に含み、動作開始時におい
て該セルヘッダを有するセルのうち、この計算回路にお
いて正常なアダプテーションレイヤヘッダを計算し、そ
の結果同期ビットが立っていると確認したものから揺ら
ぎ吸収バッファ部612 への情報の格納を開始する。この
ＳＮＰ・パリティ計算回路は後述するＡＬＬ演算部634
内の同様の回路と共有しても良い。

【０１１９】なお、この揺らぎ吸収バッファ部612 への
情報の格納の開始は、揺らぎ吸収タイマ614 にも通知さ
れる。フィルタ部611 の内部には、揺らぎ吸収バッファ
部612 への書き込み番地を計算するカウンタがある。こ
のカウンタは後述するように下位６ビットと上位ビット
とに分かれており、下位ビットのカウンタがセルのバイ
ト、あるいはワード単位の計数を担当し、上位ビットの
カウンタがセル単位の計数を担当する。この上位ビット
カウンタの値がＡＡＬ処理部、及び揺らぎ吸収タイマに
参照される。この上位ビットカウンタの値が揺らぎ吸収
バッファ部612にいくつのセルが格納されているかの目
安となる。

【０１２０】フィルタ部611 からは、セルヘッダの値に
関わらず、また動作開始時においてのアダプテーション
レイヤヘッダの同期ビットの到来と関係なく、揺らぎ吸
収バッファ部612 にセルヘッダの領域を除いたアダプテ
ーションレイヤヘッダ、及びペイロード部の格納がセル
の到来毎に常に行われる。しかし、セルヘッダの値が予
め設定した値と異なる場合、および動作開始時において
アダプテーションレイヤヘッダに同期ビットが立ってい
ないセルに関しては、そのセルの情報格納後に前記上位
ビットのカウンタのインクリメントが行われず、次に到
来したセルが該領域に上書きされる。このため、実質的
に揺らぎ吸収バッファ部612 への書き込みは予め定めら
れたセル、また立ちあげ時については同期ビットを含ん
だセルに限定されることとなる。よって、以降では揺ら
ぎ吸収バッファ部612 へのセルの格納は、予め定められ
たヘッダパターンを有するセルのみについて行うと表現
する。

【０１２１】フィルタ部611 は、セルの到着周期に合わ
せて動作を行うことと、基本的にＡＴＭセルが53バイト
であるため、セルの先頭を示す信号によって駆動される
53クロック周期のシーケンサによって動作を行うが、セ
ル長異常などが起こった場合は、制御部604 に通知さ
れ、このセルは揺らぎ吸収バッファ部612 に格納されな
い。すなわち、上位ビットカウンタのインクリメントは
行われず、シーケンサ623 はリセットされる。

【０１２２】揺らぎ吸収バッファ部612 は大容量のＲＡ
Ｍであり、フィルタ部611 からの情報を受け取って、Ａ
ＡＬ処理部613 に情報を渡す。揺らぎ吸収バッファ部61
2 は、図17に示すように16ビット＝１ワードの記憶領域
となっており、32ワードを１単位に１セル分の情報を格
納する。そのため、フィルタ部611 及びＡＡＬ処理部61
3 の揺らぎ吸収バッファ部612 へのポインタは、下位６
ビットと上位ビットとが別々のカウンタにて構成され、
前者のカウンタはワード単位の動作を行い、後述するシ
ーケンサによって駆動され、後者のカウンタはセル単位
に動作し、１セル周期に高々１回のインクリメント動作
を行う。この揺らぎ吸収バッファ部612のバッファのセ
ルの格納されない領域（具体的には25ワード目以降）に
は制御情報などを格納しても良い。

【０１２３】ＡＡＬ処理部613 は、図18に示すようにエ
ラーリカバリ部621 と、リアセンブリ部622 およびシー
ケンサ623 から構成される。ＡＡＬ処理部613 は、シー
ケンサ623 によりＡＴＭセル周期で、具体的には内部回
路が８ビットパラレルで動作をしているため53クロック
周期でシーケンス動作しており、このシーケンサにより
エラーリカバリ部621 とリアセンブリ部622 を駆動して
いる。この53クロック周期とは、フィルタ部611 に到着
する正常セル（正しいセル長のセル）の到着周期と一致
する値である。

【０１２４】エラーリカバリ部621 は、図19に示すよう
にＦＩＦＯ空き容量計測部631 、データ取り出し判定回
路632 および揺らぎ吸収バッファインタフェース部633
、ＡＡＬ演算部634 からなる。

【０１２５】ＦＩＦＯ空き容量計測部631 は、常にリア
ルタイムに現在のＦＩＦＯの空き容量のワード数を計測
しており、その計測結果を出力している。また、ＦＩＦ
Ｏ空き容量計測部631 はＦＩＦＯの空き容量がある値以
下になった場合、出力処理部603 に動作許可信号として
イネーブル信号を送出する機能を有する。この値は、呼
設定時に制御部604 から設定されても良いし、固定値と
して予め設定されていてもよい。

【０１２６】データ取り出し判定回路632 は、ＦＩＦＯ
空き容量計測部631 、揺らぎ吸収タイマ614 及び内部の
揺らぎ吸収バッファ部612 内に滞留しているデータ量を
計測する回路より、該シーケンサ周期において揺らぎ吸
収バッファ部612 内からデータを取り出すか否かを決定
するものである。このデータを取り出すか否かを決める
アルゴリズムについては、後述する。

【０１２７】揺らぎ吸収バッファインタフェース部633
は、ＡＡＬ処理部613 と、揺らぎ吸収バッファ部612 の
インタフェースをなすものであり、データ取り出し判定
回路632 の判定結果に基づき、揺らぎ吸収バッファ部61
2 からアダプテーションレイヤヘッダを取り出して、Ａ
ＡＬ演算部634 に渡すとともに、ＡＡＬ演算部634 の判
断に基づいて、同ヘッダ以降のデータを揺らぎ吸収バッ
ファ部612 から取り出す機能を有する。

【０１２８】ＡＡＬ演算部634 は、揺らぎ吸収バッファ
インタフェース部633 よりアダプテーションレイヤヘッ
ダを受け取り、このヘッダの誤り訂正・検出演算を行っ
て、図20に示すような状態遷移を行うとともに、この図
20の状態遷移図に従って現在の状態をもとに揺らぎ吸収
バッファ部612 からデータを取り入れるか否かを決定し
てデータ取り出し判定部632 に通知する。このヘッダの
誤り訂正・検出演算は、シーケンス番号プロテクション
演算とパリティビット演算を順に別々の回路で行うので
はなく、図２１に示すように同一の回路で同時に行って
いる。

【０１２９】そして、ＡＡＬ演算部634 は上記の演算結
果と実際に受信したアダプテーションレイヤヘッダとを
比較して、等しければ誤り訂正モード、等しくなければ
誤り検出モードとして、図20の状態遷移図上の状態（モ
ード）を決め、それを制御部604 に通知するとともに、
現在のモードを参照し、（Ａ）誤り訂正モードでかつ誤
りのない場合、もしくは１ビット誤りの場合、または
（Ｂ）誤り検出モードでかつ誤りのない場合のどちらの
かの場合は、誤り訂正後の正してアダプテーションレイ
ヤヘッダを基にシーケンス番号を参照して該セルの到着
順序制御を行う。

【０１３０】図21に示すＳＮＰ・パリティ計算回路につ
いて概説する。１段目のＥＸＯＲ（排他的論理和）回路
701 〜704 にＣＳＩビット及びシーケンス番号（ＳＮ
３，ＳＮ２，ＳＮ１）が入力され、シーケンス番号プロ
テクション（ＳＮＰ）及びパリティが計算される。図22
に、アダプテーションレイヤヘッダの構成を示す。図21
において、信号801 はＳＮＰのＭＳＢ（ＳＮＰ３）であ
り、以下信号802 がＳＮＰ２、信号803 がＳＮＰ１、信
号804 がパリティの演算結果である。これらの信号と実
際に受信したＳＮＰ・パリティと比較しているのが２段
目のＥＸＯＲ回路711 〜714 であり、信号811 はＣＲＣ
３信号が誤っている場合にＨ（高レベル）になる信号、
同様に信号812 はＣＲＣ２、信号813 はＣＲＣ１、信号
814 はパリティビットがそれぞれ誤っている場合にＨに
なる信号である。

【０１３１】次段のＡＮＤ回路721 〜725 での演算によ
り得られる信号のうち、信号821 はＳＮ１を訂正すべき
時にＨになる信号、信号822 がＣＳＩ、信号823 がＳＮ
２、824 がＳＮ３を訂正すべき時にＨになる信号であ
る。但し、ここで信号821 〜824 の意味が成り立つの
は、アダプテーションレイヤヘッダが１ビット誤りの場
合、または誤り無しの場合である。このため、信号831
として誤りがないときにＨになる信号、信号841 の信号
として１ビット誤りの時にＨになる信号を用意してお
く。

【０１３２】このような計算回路を用いて、ＳＮＰ・パ
リティの計算を例えば831 ＝Ｌ，841 ＝Ｈ，821 ＝Ｌ，
822 ＝Ｌ，823 ＝Ｈ，824 ＝Ｌの時はＳＮ２を訂正、な
どの様に行うことができる。なお、ＳＮＰ・パリティビ
ットが伝送誤りを起こす可能性があるが、訂正した後に
用いるのはＣＳＩ及びＳＮビットのみであるので、本回
路では備える必要はない。

【０１３３】上記の到着順序制御は、ウインドウ制御方
式を用いる。すなわち、図23に示すように、次に到着す
るであろうシーケンス番号の期待値ＴＮ、実際に到着し
たセルのシーケンス番号ＳＮおよびウインドウ値Ｗを基
に、該セルが正常な到着セルか、セル廃棄が起こってい
るか、あるいはセルの混入が起こっているかの判断を行
う。ウインドウ値Ｗは、呼設定時などに制御部などを通
して外部から設定されていても良いし、初めから決まっ
た値を設定しておいても良い。

【０１３４】正常セルと判断された場合は、これを揺ら
ぎ吸収バッファインタフェース部633 に通知し、揺らぎ
吸収バッファインタフェース部633 は該セルを揺らぎ吸
収バッファ部612 から取り出し、リアセンブリ部622 に
送出する。また、揺らぎ吸収バッファインタフェース部
633 は、データの取り出しが終了するとセルポインタを
インクリメントし、次のデータ取り出しに備える。

【０１３５】セルの混入が起こっていると判断した場合
は、揺らぎ吸収バッファインタフェース部633 にこれを
通知する。この場合、揺らぎ吸収バッファインタフェー
ス部633 は該セルを取り出すことはせず、または取り出
してもこれをリアセンブリ部622 に送出することはせ
ず、該セルは廃棄する。具体的には、該シーケンス周期
の最後においてセルポインタをインクリメントする。

【０１３６】また、セルの廃棄（セルの抜け、が起こっ
ていると判断した場合は、これも揺らぎ吸収バッファイ
ンタフェース部633 に通知する。この場合、揺らぎ吸収
バッファインタフェース部633 は該セルを次のシーケン
ス周期に再び取り出すべく、揺らぎ吸収バッファ部612
に残しておき（すなわち該シーケンス周期の最後におい
てもセルポインタをインクリメントしない）、代わりに
ダミーデータをリアセンブリ部622 に送出するととも
に、図20に示すような状態遷移をマスクする。

【０１３７】すなわち、セルの廃棄が起こっていると判
断した場合は、図20に示す状態遷移は行わない。セルの
廃棄が起こっている場合に状態遷移を行ってしまうと、
同一のアダプテーションレイヤヘッダに関しては複数回
状態遷移を行うことになる。従って、例えば訂正モード
においてセル廃棄ありと判断されるシーケンス番号の付
いた１ビット誤りのアダプテーションレイヤヘッダを受
け取った場合、１回目の読み出しの際に状態が誤り検出
モードに遷移し、そのまま再び揺らぎ吸収バッファ部61
2 に格納される。そして、次の読み出しの際に、同一の
ヘッダであるにも関わらず誤り検出モードにおいて１ビ
ット誤りヘッダを受け取ったと判断して、該セルが廃棄
されてしまう。上記のダミーデータ送出と状態遷移のマ
スク処理は、このような誤ったセル廃棄を防ぐための配
慮である。

【０１３８】なお、セルの混入またはセルの廃棄が検出
されたときは、これを制御部604 に通知し、制御部604
ではこの回数を計数する。この計数結果は外部から参照
することができる。

【０１３９】また、エラーリカバリ部621 が該シーケン
ス周期において有効データをリアセンブリ部622 に送出
する際には、リアセンブリ部622 にリアセンブリ処理を
行うことを指示するためにイネーブル信号を送出すると
ともに、該シーケンス周期において処理しているセルの
アダプテーションレイヤヘッダにＣＳＩビットが立って
いる場合に、ＣＳ−ＰＤＵの区切れ目の位置を後段に通
知する必要がある。そこで、エラーリカバリ部621 は揺
らぎ吸収バッファ部612 に納められている２バイト目の
ポインタを参照し、このポインタの指すデータについて
は該データと並行して同期信号をリアセンブリ部622 に
通知する。なお、エラーリカバリ部621が該同期信号を
リアセンブリ部622 に通知する周期は、そのポインタ値
が次セルを示している場合は、次のリアセンブリ部622
のイネーブル信号をアサートするシーケンサ周期となる
こともある。

【０１４０】リアセンブリ部622 は、エラーリカバリ部
623 からイネーブル信号を受信したときのみ動作する。
この時、リアセンブリ部622 はデータを受け取ると、こ
の中から出力処理部603 側に渡すデータ及びＡＴＭ処理
部601 と出力処理部603 間の同期に関する情報、すなわ
ちＣＳ−ＰＤＵの先頭に関する情報をバッファ部602に
送出すべく、図24に示すようなアルゴリズムを実行し、
情報をバッファ部602に格納する機能を有する。

【０１４１】シーケンサ623 は、エラーリカバリ部621
とリアセンブリ部622 を駆動する機能を有しており、前
述のようにセル周期、すなわち53クロック周期にて動作
をしている。このシーケンサ623 は、フィルタ部611 内
のシーケンサと異なり、必ず53クロック周期で動作を
し、たとえＡＴＭ処理部601 にセル長が異常のセルが入
って来てフィルタ部611 内のシーケンサがリセットされ
たとしても、リセットはされずに動作をし続ける。よっ
て、動作開始時にはフィルタ部611 内のシーケンサと本
シーケンサ623 との同期がとれているが、途中でその同
期がずれてしまうということも有り得る。

【０１４２】揺らぎ吸収タイマ614 は、フィルタ部611
からの予め設定されたヘッダを有するセルのうち、同期
ビット（ＣＳＩビット）の立った最初のセルの受信をト
リガとする通知により動作を開始し、一定数（揺らぎ吸
収セル数と呼ぶ）の該セル（予め設定されたヘッダを有
するセル）の受信の後、または一定時間（揺らぎ吸収時
間数と呼ぶ）の経過の後に、これを揺らぎ吸収タイマ61
4 の満了としてエラーリカバリ部613 （具体的に、デー
タ取り出し判定回路633 ）に通知するタイマから構成さ
れている。これら揺らぎ吸収セル数または揺らぎ吸収時
間数は、予め内部のＲＡＭなどに設定されていても良い
し、外部から制御部604 を通してその都度設定されるよ
うになっていても良い。

【０１４３】バッファ部602 はデュアルポートＲＡＭを
構成要素としたＦＩＦＯであり、２〜３セル分の情報を
格納する容量を有している。バッファ部602 はＡＴＭ処
理部601 からの情報をＡＴＭ側のクロックで書き込ま
れ、出力処理部603 へＳＴＭ側のクロックでデータを送
り出す。図25に、バッファ部602 を構成するＦＩＦＯに
格納されるデータの形態を示す。このように、ＦＩＦＯ
にはデータとフレームの同期に関する情報とがパラレル
に格納されている。ここでいうフレームの同期に関する
情報とは、セルの同期ビット（ＣＳＩビット）について
の情報である。

【０１４４】出力処理部603 は、図26に示すようにバッ
ファインタフェース641 、ＳＴＭフレーム処理部642 か
らなる。バッファインタフェース641 は、ＳＴＭフレー
ム処理部642 からの指示に従い、バッファ部602 からデ
ータ及びフレームの同期に関する情報を受け取り、これ
をＳＴＭフレーム処理部642 に通知する機能を有する。

【０１４５】ＳＴＭフレーム処理部642 は、外部に例え
ば８ビットパラレルデータからなるＳＴＭ信号を出力す
る。この外部に出力するＳＴＭ信号として、例えば32個
のＳＴＭタイムスロットに切られた信号が出力されるこ
とも、任意の速度を持った定ビットレート信号（ＣＢＲ
信号）が出力されることもある。

【０１４６】ここで、ＳＴＭフレーム処理部642 から32
個のＳＴＭタイムスロットに切られた信号が出力される
場合に、図27に示すように、そのタイムスロットの周期
の先頭毎にその先頭を示す信号（フレーム同期信号）と
データがパラレルに出力される。任意の速度を持ったＣ
ＢＲ信号が出力される場合には、必ずしもこのようなフ
レームの先頭を示す信号が出力される必要はない。

【０１４７】このように32個のＳＴＭフレームに乗って
信号が出力されるモードをＳＴＭフレームモード、任意
の速度を持ったＣＢＲ信号が出力されるモードをＣＢＲ
モードと読んで区別することとし、これらのモードは外
部から、または制御部604 を通して設定することができ
る。

【０１４８】ＳＴＭフレーム処理部642 の内部はＳＴＭ
フレーム周期、例えば32クロック周期のシーケンサにて
駆動されている。

【０１４９】ＳＴＭフレームモードにおいては、ＳＴＭ
フレーム処理部642 は予め制御部604 により設定された
フレーム位置にバッファインタフェース641 から受け取
ったデータを格納し、これをフレーム同期信号と共に外
部に送出する。ＳＴＭフレーム処理部642 では、内部の
シーケンサとＡＴＭ処理部601 との同期を内部のフレー
ム先頭信号とバッファインタフェース641 から受け取る
同期情報（ＣＳＩビットに関する情報）との間でとって
いる。詳細は後述する。

【０１５０】ＣＢＲモードにおいては、ＳＴＭフレーム
処理部642 は出力する信号をＳＴＭフレームであるとは
意識せず、またはＳＴＭフレームモードにおいて全ての
タイムスロットにデータを格納して外部に送出すると解
釈し、バッファインタフェース641 から入力されてきた
データ信号を全て外部に送出する。また、外部に何らか
の同期信号を出力しても良い。

【０１５１】なお、これらの処理はＡＴＭ処理部601 側
より動作許可信号を受信してから行われる。それまで
は、出力処理部603 は外部に無意信号（例えば同一レベ
ル信号）を送出する。この時点で、内部のシーケンサが
動作を開始していて、外部への同期信号の出力を始めて
いても良い。

【０１５２】制御部604 は、装置外部から設定される
か、または内部のＲＯＭなどに予め設定されている。Ｓ
ＴＭフレームのどの位置のデータを抽出して有効セルの
ペイロードに格納するか、受信する有効セルのＶＰＩ／
ＶＣＩ／ＰＴ／ＣＩＰ／ＨＥＣなどの値、ＣＳ−ＰＤＵ
長、パーシャルフィルであるか否か、揺らぎ吸収タイマ
614 の設定値、出力処理部603 の動作許可信号を送出す
るＦＩＦＯ空き容量の設定値などの情報をＡＴＭ処理部
601 、出力処理部603 などへ通知するとともに、これら
を制御する機能を有する。

【０１５３】このように構成された本実施例の装置によ
るＡＴＭデセル化処理の流れを概説する。

【０１５４】ＡＴＭ処理部601 は、８ビットパラレルに
て入力セル流を受信する。フィルタ部611 は、入力され
たセル流の内、予め定められたヘッダパターンを有する
セルを抽出して揺らぎ吸収バッファ部612 に格納する。
この場合、格納する始めの１セル目は予め定められたヘ
ッダパターンを有し、かつアダプテーションレイヤヘッ
ダが正常な値であると認められ、かつそのアダプテーシ
ョンレイヤヘッダに同期ビット（ＣＳＩビット）が立っ
たセルとする。これは、後段のモジュールが装置の初期
立ち上げの際に同期でとれている状態で装置を起動し易
くするための配慮である。この最初の揺らぎ吸収バッフ
ァ部612 へのセルの格納は、揺らぎ吸収タイマ614 に通
知され、これにより揺らぎ吸収タイマ614 は揺らぎ吸収
時間（またはセル数）の計測に入る。

【０１５５】フィルタ部611 は、図16に示すように、こ
れらの条件を満たすセルからＡＴＭレイヤヘッダを除い
た領域、すなわちアダプテーションレイヤヘッダとセル
のペイロードとを図17に示すように揺らぎ吸収バッファ
部612 に格納する。これらの動作は、フィルタ部611 に
外部から入力されるセルの先頭信号をトリガとして駆動
されるセル周期のシーケンサによって駆動される。

【０１５６】揺らぎ吸収タイマ614 は、予め制御部604
などによって設定された揺らぎ吸収時間が経過するか、
または揺らぎ吸収バッファ部612 に格納されたセルの数
が一定数に達すると、その旨をＡＡＬ処理部613 に通知
する。ＡＡＬ処理部613 は、この通知がなされる前は揺
らぎ吸収バッファ部612 からデータを取り出すことはで
きない。

【０１５７】ＡＡＬ処理部613 は、内部のＡＴＭセル周
期のシーケンサ623 により駆動されている。このシーケ
ンサは、フィルタ部611 内のシーケンサとは別のもので
ありＡＡＬ処理部613 を構成しているエラーリカバリ部
621 と、リアセンブリ部622を共に駆動している。よっ
て、エラーリカバリ部621 とリアセンブリ部622 は常に
セル周期にて互いに同期動作をしていることになる。

【０１５８】ここで、フィルタ部611 は外部から入力さ
れるセル先頭信号により内部のシーケンサがリセットさ
れるため、フィルタ部611 内のシーケンサとＡＡＬ処理
部613 内のシーケンサとは常に同一位相にて動作をして
いるとは限らない。

【０１５９】ＡＡＬ処理部613 は、以下のような一連の
動作をシーケンサ623 の駆動によりセル周期にて行う。

【０１６０】まず、エラーリカバリ部621 内のデータ取
り出し判定回路632 が（ａ）揺らぎ吸収バッファ部612
内に滞留しているデータの存在を確認、即ち揺らぎ吸収
バッファ部612 の書き込みポインタと読み出しポインタ
の値が２以上であることを確認し、かつ（ｂ）ＦＩＦＯ
空き容量計測部631 において、バッファ部12に次のセル
から格納されるであろう情報量（通常、ＣＳＩ＝１の場
合は46バイト、ＣＳＩ＝０の場合は47バイト、パーシャ
ルフィルの時はＣＳ−ＰＤＵ長＝１cs。なお、例えば
「47バイト」のように一定量としても良い）を格納する
ことができる空き容量があることを確認し、さらに
（ｃ）揺らぎ吸収タイマ614 から、揺らぎ吸収時間（ま
たはセル数）が経過し、ＡＡＬ処理613 が動作を開始し
て良いとの通知を受けた場合に、揺らぎ吸収バッファ部
612 からセルを取り出し、一連のＡＡＬ処理を行う。

【０１６１】なお、（ａ）の確認はフィルタ部611 が有
意セル・無意セルに関わらず、入力されてきたセルは全
て揺らぎ吸収バッファ部612 に書き込み、無意セルにつ
いては、この上に情報を上書きしていくことにより有意
セルのみの格納を行っていくため、書き込みセルポイン
タと読み出しセルポインタの値の差が１の場合、現在書
き込んでいる情報が無意セルである可能性があり、これ
を読み出すことを未然に防止するためである。

【０１６２】データ取り出し判定回路632 は、以上
（ａ）（ｂ）（ｃ）の判定をシーケンサの周期毎に行
う。ここで、（ａ）（ｂ）（ｃ）の３条件のいずれかが
満たされない場合は、ＡＡＬ処理部613 は空回りし、揺
らぎ吸収バッファ部612 からはデータをなんら取り出さ
ず、内部の状態を変えず、バッファ部602 に対しても一
切のデータ格納を行なわないこととなる。

【０１６３】以上の３条件が全て満たされた場合、デー
タ取り出し判定部632 は揺らぎ吸収バッファインタフェ
ース部633 に働きかけ、これを受けて揺らぎ吸収バッフ
ァインタフェース部633 は揺らぎ吸収バッファ部612 か
らデータを取り出していくことになる。この場合、揺ら
ぎ吸収バッファインタフェース部633 は、まず揺らぎ吸
収バッファ部612 からアダプテーションレイヤヘッダを
取り出し、これをＡＬＬ演算部634 に渡す。

【０１６４】アダプテーションレイヤヘッダを受け取っ
たＡＡＬ演算部634 は、このヘッダに対し、ヘッダの誤
り訂正・検出計算を図21に示したような計算回路を用い
て行う。そして、この計算結果に基づき図20に示したよ
うに状態遷移を行うと共に、必要な場合、即ち現在のモ
ードを参照して（Ａ）誤り訂正モードでかつ誤りのない
場合、もししくは１ビット誤りの場合、または（Ｂ）誤
り検出モードでかつ誤りのない場合は、訂正後のアダプ
テーションレイヤヘッダを基にそのシーケンス番号を参
照して該セルの到着順序制御を行い、セルの正常到着、
混入および廃棄（抜け）の判断を行い、必要に応じて揺
らぎ吸収バッファインタフェース部633を通して残りの
データをリアセンブリ部622 に渡すと共に、リアセンブ
リ部622のイネーブル信号をアサートする。その他の詳
細な動作は、前述の通りである。

【０１６５】なお、上記（Ａ）（Ｂ）以外の時は該セル
は廃棄し（即ち、揺らぎ吸収バッファ部612 の読み出し
セルポインタの値をインクリメントし）、そのシーケン
ス周期の間、ＡＡＬ処理部613 は空回りする。

【０１６６】なお、エラーリカバル621 が最初のセルを
受信した際は、シーケンス番号の期待値（ＴＮ）の初期
値が定まっていないことから、最初に受信したセルにつ
いてはウインドウ制御は行わず、更に最初に受信したセ
ルのシーケンス番号をインクリメントした値をＴＮとし
て、次のセルのシーケンス番号の期待値としてセットす
る。

【０１６７】エラーリカバリ部612 からデータを受け取
ったリアセンブリ部622 は、送られてきたデータの中か
ら出力処理部603 に転送すべきデータなどを抽出してバ
ッファ部602 に格納する。その際、図24に示したような
アルゴリズムを実行して必要なデータを抽出し、更にＣ
Ｓ−ＰＤＵの区切れ目の情報、具体的にはＣＳＩビット
に関する情報をＡＴＭ処理部601 側と出力処理部603 側
の同期情報としてデータと共にバッファ部602 に送る。
具体的には、エラーリカバリ部621 がＣＳＩビットの立
ったセルを受信した場合、該セルのアダプテーションレ
イヤヘッダのポインタ値を参照してＣＳ−ＰＤＵの区切
れ目を検出し、その位置を同期情報としてリアセンブリ
部622 にデータと並行して送出する。リアセンブリ部62
2 では、同期情報がデータと平行してエラーリカバリ部
621 から送られてくるので、これを該当するデータ位置
に同期情報に関するビットとして立て、図25のようにデ
ータ、同期情報をバッファ部602 に格納する。

【０１６８】ここで、図24に示したリアセンブリ部622
のアルゴリズムについて概説する。リアセンブリ部622
もエラーリカバリ部621 と同じシーケンサにより動作を
しており、その周期はセル周期（53クロック周期）であ
る。このシーケンサの一定の位置、例えばエラーリカバ
リ部621 がアダプテーションレイヤヘッダの解析に該シ
ーケンサ周期の最初の７クロック（ヘッダ長分）を使う
と考え、シーケンサの８クロック目にリアセンブリ部62
2 はエラーリカバリ部621 からのイネーブル信号がアサ
ートされているか否かを確認する。ここで、このイネー
ブル信号がアサートされていない場合は、エラーリカバ
リ部621 からのデータがないことを意味することから、
該シーケンサ周期においてはリアセンブリ部622 はなん
ら動作をせず、バッファ部602 へのデータの格納は行わ
ない。イネーブル信号がアサートされているときは、エ
ラーリカバリ部621 からデータが送られてくることを意
味する。

【０１６９】この場合も、エラーリカバリ部621 から送
られてくる該セル（該シーケンサ周期において処理する
セル）がＣＳＩビット＝１のセルか否かの信号を確認
し、これにより下記のように動作を行う。

【０１７０】ＣＳＩ＝１の場合は、アダプテーションレ
イヤヘッダが２バイトであることから、ペイロードは46
バイトと考えられる。よって、該セルがパーシャルフィ
ルでない場合は、この46バイト全てに出力処理部603 に
送るべきデータが格納されていると考えられる。そこ
で、該シーケンサ周期においてバッファ部602 に格納し
たペイロードのバイト数（ＰＦカウンタにて計数）が46
になるまでバッファ部602 にペイロードデータを格納
し、該シーケンサ周期での動作を終わる。また、該セル
がパーシャルフィルである場合は、パーシャルフィル数
（＝ＣＳ−ＰＤＵ数）が１csレジスタに格納されており
（この値は呼設定時に制御部604 から設定される）、Ｐ
Ｆ＝１csとなるまでペイロードデータをバッファ部602
に格納し、該シーケンサ周期での動作を終わる。なお、
該シーケンサ周期の最後においてＰＦには０を代入し、
次シーケンサ周期に備える。

【０１７１】ＣＳＩ＝０の場合は、アダプテーションレ
イヤヘッダが１バイトであることから、ペイロードは47
バイトであると考えられる。この場合も、ＣＳＩ＝１の
場合のペイロード長を47と考えたような動作を行えば良
い。

【０１７２】なお、その通信をパーシャルフィルにて行
うか否かは呼設定時などに定められるものとする。

【０１７３】なお、リアセンブリ部622 内部にＣＳＩビ
ットとＣＳ−ＰＤＵ長（１cs）との同期をとる回路を用
意しても良い。また、ＣＳ−ＰＤＵ長毎に必がしもＣＳ
Ｉ＝１となっている必要はないため、回路そのことを配
慮して構成する。

【０１７４】また、バッファ部602 へのデータの格納
は、エラーリカバリ部621 から送られてくるデータのう
ち、同期情報が並行して送られてくるデータから行うも
のとし、それまでのデータについてはバッファ部602 へ
の格納は行わない。

【０１７５】ここで、リアセンブリ部622 は初めにエラ
ーリカバリ部621 から受け取ったデータをバッファ部60
2 に格納し始めた時点から、エラーリカバリ部621 内の
ＦＩＦＯ空き容量計測部631 を参照し、この空き容量値
が制御部604 により設定された値よりも小さくなった場
合に、出力処理部603 側にその動作開始トリガとして動
作許可信号を送る。

【０１７６】なお、この空き容量値は制御部604 による
設定ではなく、予め例えばハードウエア的に設定された
値を用いても良い。また、リアセンブリ部622 が内部に
ＦＩＦＯ空き容量計測回路を備えて、この計測回路がＦ
ＩＦＯに格納したデータ量を観測し、このデータ量が一
定値を越えた場合に出力処理部603 に通知する方法でも
良い。また、同様の計測回路を出力処理部603 側が有し
ても良い。

【０１７７】また、データ取り出し判定回路632 におい
て、揺らぎ吸収バッファ部612 のアンダーフローを検出
した場合、これはエラーではないが、揺らぎ吸収バッフ
ァ部612 のオーバーフローを検出した場合、エラーとし
て制御部604 に通知すると共に、例外処理を行う。ここ
で、例外処理とは例えば揺らぎ吸収バッファ部612 の初
期化などを行う処理である。

【０１７８】出力処理部603 は、例えば32クロック周期
のシーケンサにて駆動されている。そして、出力処理部
603 はＡＡＬ処理部613 からのイネーブル信号を受信し
て始めてバッファ部602 からデータを取り出し、外部に
データを送出するというデセル化動作を開始し、それま
では外部にダミーデータを送出する。

【０１７９】本デセル化装置がフレームモードに設定さ
れているときは、このシーケンサの動作に合わせて、予
め設定されたフレーム長のデータ量をバッファ部602 か
ら取り出し、これも予め設定されたフレーム位置に格納
してＳＴＭフレームを形成しつつ、外部に送出する。こ
のＳＴＭフレームのうち、バッファ部602 からのデータ
が格納されないタイムスロットにはダミーデータ（意味
のないデータ、例えばオール同一パターン）を格納す
る。このダミーパターンは制御部604 を通して外部から
その都度設定できるようになっていても良い。この際、
シーケンサの適当な位置、例えばシーケンサを構成する
カウンタの値が０の時などに上記データと共にフレーム
同期信号を図27の様に外部に送出する。このようにし
て、一定周期に一定量のデータをバッファ部602 から取
り出してＳＴＭフレームを形成することとなる。

【０１８０】ＣＢＲモードの時は、出力する信号をＳＴ
Ｍフレームであるとは意識せず、バッファ部602 からデ
ータを常に継続して取り出し、これを外部に送出する。
この動作は、上記フレームモードの場合のフレーム長が
“32”として内部回路は動作しているものとしてもよ
い。また、外部に何らかの同期信号を出力しても良い。

【０１８１】ここで、出力処理部603 はバッファ部602
を通してＡＴＭ処理部601 から同期情報（ＣＳＩビッ
ト）を受け取っているが、これはＡＴＭ処理部601 と出
力処理部603 との同期を取るのに用いることができる。
具体的には、ＡＴＭセル化をする場合に例えばＳＴＭフ
レームの先頭に位置しているデータをＣＳ−ＰＤＵの先
頭とするか、または幾つかのＳＴＭフレームの先頭毎に
ＣＳ−ＰＤＵを形成すると定め、その先頭を「ＣＳＩビ
ット＋ポインタ」によって示されるデータ、すなわちバ
ッファ部602 に並行して同期情報が格納されているデー
タとする。こうすると、ＡＴＭセルのデセル化を行う場
合、ＡＴＭ処理部601 から同期情報と並行して送られて
きたデータは、必ずＳＴＭフレームの先頭に位置してい
る筈であるから、これを確認することによりＡＴＭ処理
部601 と出力処理部603 との間の同期をとることができ
る。

【０１８２】上記のような同期を確立するためには、デ
セル化を開始する時点で初期同期をとっておく必要があ
る。このために、ＡＴＭ処理部601 側から動作許可トリ
ガ信号を出力処理部603 が受信すると、次のシーケンサ
の周期の先頭においてバッファ部602 から取り出した最
初のデータをＳＴＭフレームの初めのタイムスロット
（または同期をとることのできる定められたスロット位
置）に格納する。なぜなら、フィルタ部が揺らぎ吸収バ
ッファ部612 に格納する最初のセルは、ＣＳＩビットの
立ったセルであり、このセルはなんら問題なくエラーリ
カバリ部621 、リアセンブリ部622 を通して最初にバッ
ファ部602 に格納されるデータとなるため、このデータ
の１バイト目は必ずＣＳ−ＰＤＵの先頭データであると
約束することができ、これをＳＴＭフレームの先頭（ま
たは定められた位置）に格納することによりＡＴＭ処理
部601 側と出力処理部603 側との初期同期を確立するこ
とができる。

【０１８３】なお、フレームモード、ＣＢＲモード共
に、ＣＳＩビットを用いた同期を行わない場合は、一連
のＣＳＩビットに関する動作を行わなくて良い。即ち、
フィルタ部６１１は最初に受信した、予め定められたヘ
ッダパターンを有したセルを揺らぎ吸収バッファ部612
に格納して良いし、ＡＡＬ処理部613 もバッファ部602
への同期情報の格納を行わなくて良い。このＣＳＩビッ
トを用いた同期を行うか否かは外部から、または制御部
604 を通して設定することができる。

【０１８４】ここで、ＡＴＭ処理部601 と出力処理部60
3 との間で同期外れを起こしてしまう場合、例えば出力
処理部603 でＳＴＭフレームの先頭としてバッファ部60
2 から取り出したデータにＡＴＭ処理部601 側からの同
期情報が含まれていない場合などには、同期外れエラー
として、出力処理部603 側は例外処理を行う。具体的に
は、制御部604 にエラーの発生を通知すると共に、出力
処理部603 の外部にはダミーデータを出力し、更に次の
ＳＴＭフレーム送出時に同期のあった情報を送出すべ
く、ＡＴＭ処理部601 側の同期情報を含んだデータを取
り出すまでバッファ部602 からデータを空読みし、ＡＴ
Ｍ処理部601 側の同期情報を含んだ情報を取り出した時
点でバッファ部602 からの読み出しをストップし、次の
シーケンスでＡＴＭ処理部601 と出力処理部603 の同期
のあったＡＴＭデセル化処理を行うこととする。

【０１８５】また、ＣＢＲモードの場合でも出力するデ
ータが一定のＣＳ−ＰＤＵ長を持つフレーム構造を有し
ていても良い。この場合は、ＣＳ−ＰＤＵ長が制御部60
4 から通知され、このＣＳ−ＰＤＵ長の周期毎に上記の
ようなＡＴＭ処理部601 と出力処理部603 との同期をと
ることとなる。

【０１８６】また、バッファ部602 にオーバーフローや
アンダーフロー等が起こったときにも、制御部604 に通
知すると共に、例外処理を行う。例外処理とは、例えば
バッファ部602 が正常な状態に戻るまで出力処理部603
は外部にダミーデータを送出する等の処理を指す。

【０１８７】本実施例については、次のような変形実施
が可能である。 （１）ＦＩＦＯ空き容量計測部631 においては、ＦＩＦ
Ｏ内部の空き容量と次にＦＩＦＯに格納する有効セルの
ペイロード中のデータ量とを比較したが、ＦＩＦＯ内部
のデータ格納量とある数値との比較結果、例えばＦＩＦ
Ｏ内部のデータ格納量が一定の値よりも少なければデー
タのＦＩＦＯへの格納は可能と判断してデータの格納を
行う構成としてもよい。 （２）エラーリカバリ部621 のデータ取り出し判定回路
632 において、各々の値の比較に余裕度を持たせる手
法、例えば次にバッファ部602 に格納しようとしている
データ量と「容量計測結果＋α」とを比較するなどの手
法を用いてもよい。 （３）受信するＶＰＩ／ＶＣＩ／ＰＴ／ＣＬＰの値をＳ
ＴＭフレームの位置などによって可変のものとし、一時
に複数のコネクションを設定、受信することが可能な構
成となっているような構成のＡＴＭデセル化装置にも本
発明を適用することができる。 （４）ＡＴＭ処理部601 はセル周期のシーケンサではな
く、セル周期の整数倍のシーケンサ、またはセル周期
（またはその整数倍）のランダムロジックによって駆動
する構成となっていても構わない。 （５）ＡＴＭ処理部601 の後半部（ＡＡＬ処理部613 ）
の動作速度、またはシーケンサの周期は、入力速度ある
いはフィルタ部612 のシーケンサの周期よりも短い構成
になっていてもよい。 （６）上記実施例では、いわゆるＳＴＭ／ＣＢＲデータ
のＡＴＭデセル化について述べてきたが、同様の技法を
ＶＢＲデータ／バーストデータに対して行うことも可能
である。

【０１８８】このような構成によってＡＴＭデセル化を
行えば、出力処理部603 側でフレームモードを選択した
場合、バッファ部602 を通して任意のタイムスロットに
信号を格納し出力できる構成となっていることから、入
力されてきたセル流を柔軟にＳＴＭ通話路の信号に乗せ
込むことができると共に、１タイムスロットから任意の
大きさのタイムスロットまでの情報のＡＴＭデセル化処
理を単一のハードウエアにて行うことができる。

【０１８９】また、ＣＢＲモードを用いれば、ＳＴＭ側
の速度としては任意のものが選択できるため、速度依存
性のない柔軟なＡＴＭデセル化装置を構成できる。但
し、勿論のことＳＴＭ側の動作速度はＡＴＭ側の動作速
度を越えることはできない。具体的には、ＳＴＭ側の動
作速度≦ＡＴＭ側の動作速度＊47／53が限界速度とな
る。このような条件の下に、出力処理部603 側とＡＴＭ
処理部601 側との動作周波数比が決められているものと
する。

【０１９０】また、ＡＴＭ処理部601 側では、受信した
情報のうち予め設定したヘッダパターンを有したセルの
みを格納する揺らぎ吸収バッファ部612 に一時的にデー
タを溜めた後、セル周期のシーケンサを用い、バッファ
部（ＦＩＦＯ）に空き容量がある場合にのみ、ここに出
力処理部603 側に送出すべき情報を格納するような構成
となっている。このため、バッファ部602 にはフロー制
御がかかることになり、通常ＡＴＭ処理部601 側の速度
の方が出力処理部603 側の速度よりも早く動作すること
から、バッファ部602 の容量も小さい値に抑えることが
でき、ハードウエア量の削減を図ることもできる。

【０１９１】また、フィルタ部611 は最初の揺らぎ吸収
バッファ部612 への情報の格納を、予め設定したセルヘ
ッダパターンを有したセルの中でも、該セルのアダプテ
ーションレイヤヘッダの同期ビット（ＣＳＩビット）が
立ったセルから始めているため、ＡＴＭ処理部601 側と
出力処理部603 側との初期同期の確立が容易となる。

【０１９２】このように本実施例のＡＴＭデセル化装置
によれは、ＡＴＭ処理部の少なくとも一部の回路がセル
の到着周期と同じ周期のシーケンサにて動作をしてお
り、到着したセルのペイロードに含まれるデセル化すべ
き情報をバッファ部に格納する際、バッファ部の空き容
量の値がこの情報の大きさと等しいか、あるいは大きい
場合にこれを格納し、小さい場合には格納を行わないこ
とにより、バッファ部についてはフロー制御がかかるこ
ととなり、バッファ溢れを起こすことがなくなる。

【０１９３】ＡＴＭ処理部の上記少なくとも一部の回路
の情報のバッファ部への格納の速度を出力処理部の情報
の取り出し速度よりも大きいものとしておくと、バッフ
ァ部には常に一定量以上の情報が蓄積されていることと
なり、ＡＴＭ処理部と出力処理部間にフロー制御が働く
こととなり、出力処理部はこのバッファ部から一定周期
に一定量の情報を取り出すという構成において、出力処
理部側が取り出す情報の速度は任意に設定することがで
き、出力側の必要とする情報の速度に依存することのな
いＡＴＭデセル化構成とすることができる。なお、この
出力処理部のバッファ部からの情報取り出し速度は、Ａ
ＴＭ処理部の上記回路側の速度よりも小さく、一定周期
に一定量という条件を満足する限り、様々な値の設定を
することができる。

【０１９４】また、バッファ部にはフロー制御がかかる
ことから、バッファ部には一定値以上の情報が蓄積され
ることはないと考えられ、バッファ部の容量を抑える構
成とする事ができ、ハードウエア量の削減を図ることが
できる。

【０１９５】また、上記バッファ部をデュアルポートＲ
ＡＭとすることにより、ＡＴＭ処理部と出力処理部との
クロックの変換を該バッファ部を介して行うことがで
き、ＡＴＭセル流を任意の速度に直接デセル化できる機
構を提供することができる。

【０１９６】また、ＡＴＭ処理部をフィルタ部、揺らぎ
吸収バッファ部、ＡＡＬ処理部から構成し、フィルタ部
で予め設定したセルヘッダパターンを有したセルのみを
入力されるセル流から抽出し、該セルの少なくとも一部
分を揺らぎ吸収バッファ部に格納し、所定の時間が立っ
た後、あるいは所定の数のセルの受信後にＡＡＬ処理部
が揺らぎ吸収バッファ部から該セル（の少なくとも一部
分）を取り出して処理を行うことによって、出力側で必
要とする情報を格納したセルのみを抽出してこれをバッ
ファ部、出力処理部側に渡す機能を提供することがで
き、さらにＡＴＭ通信網にて生ずるセルの到着揺らぎの
吸収をこの揺らぎ吸収バッファを用いて行うことができ
る。

【０１９７】さらに、このセルの到着揺らぎ吸収バッフ
ァは、ＡＴＭ処理部とバッファ部との間で行われるフロ
ー制御において、バッファ部に空き容量がなく、バッフ
ァ部に情報格納が行えない場合に、一時的にこの情報を
プールしておくことができ、情報の損失を防ぐことがで
きる。

【０１９８】また、このＡＡＬ処理部においてセルの廃
棄、誤配等を検出し、適当な処理を施した上必要な情報
をバッファ部に格納する構成をとることにより、セル廃
棄、誤配等ＡＴＭ通信網特有の現象に対処することがで
きる構成のＡＴＭデセル化装置を提供することができ
る。

【０１９９】また、ＡＴＭ通信においては、ＣＳ−ＰＤ
ＵとＡＴＭセル（あるいはＳＡＲ−ＰＤＵ）との間での
同期をとるために、セルのアダプテーションレイヤヘッ
ダに同期ビット（ＣＳＩビット）が立つことがある。こ
のビットにより、ＡＴＭ処理部側と出力処理部側の回路
との同期をとるわけであるが、フィルタ部が最初の情報
の揺らぎ吸収バッファ部への格納を予め設定したセルヘ
ッダパターンを有したセルの中でも、該セルのアダプテ
ーションレイヤヘッダの同期ビットが立ったセルから始
めて、これを揺らぎ吸収バッファ部、ＡＡＬ処理部、バ
ッファ部を通して出力処理部側に渡すことにより、出力
処理部側はバッファ部から最初に受け取る情報が同期の
とれたものであるとの設定をすることができ、出力処理
部側のＡＴＭ処理部側との同期に関する初期設定を簡潔
に、かつ確実に行うことが可能となる。

【０２００】

【発明の効果】本発明のＡＴＭセル化装置によれば、セ
ル化手段をＡＴＭセルの送出周期と同じ周期のシーケン
サに従って動作させ、蓄積手段の蓄積情報量が次に送出
するＡＴＭセルのペイロードの格納予定情報量以上かど
うかによって、ペイロードに情報を格納した有効セル
か、その他のセルをＡＴＭセルとして送出することによ
り、ＡＴＭ処理部からの出力はフルＡＴＭセル流となる
ので、ＡＴＭセル化装置の下流にＡＴＭ側インタフェー
スとの速度を揃えるための速度整合用バッファを用意す
る必要がない。

【０２０１】また、ＡＴＭ処理部側の動作速度は入力処
理手段側の動作速度と比べて速いと考えられ、蓄積手段
には一定値以上の情報が蓄積されることはないと考えら
れるので、その容量は比較的小さくてよいため、速度整
合用バッファを必要としないことと相まってハードウエ
ア量の削減を図ることが可能となる。

【０２０２】また、蓄積手段をデュアルポートＲＡＭか
らなるＦＩＦＯメモリ構成とすれば、入力処理手段とＡ
ＴＭ処理部との速度変換、すなわちクロック変換を該蓄
積手段を介して行うことができる。さらに、このように
蓄積手段に速度変換機能を持たせれば、入力処理手段側
の動作速度はＡＴＭ処理部側の動作速度よりも小さい条
件ではＡＴＭ処理部側の動作速度に依存しないことにな
るので、任意の速度の入力情報を柔軟にＡＴＭセル化す
ることが可能となる。

【図面の簡単な説明】

【図１】 本発明の第１の実施例に係るＡＴＭセル化装
置の概略構成を示すブロック図。

【図２】 図１におけるＳＴＭ処理部の内部構成を示す
ブロック図。

【図３】 図２のＳＴＭ処理部におけるＳＴＭ側インタ
フェースのタイミングチャート。

【図４】 図１におけるバッファ部に格納されるデータ
の形態を示す図。

【図５】 図１におけるＡＴＭ処理部の内部構成を示す
ブロック図。

【図６】 同実施例におけるパーシャルフィル非使用時
のＡＡＬ・ＳＡＲヘッダ生成および有効セルアルゴリズ
ムを示すフローチャート。

【図７】 同実施例におけるパーシャルフィル使用時の
ＡＡＬ・ＳＡＲヘッダ生成および有効セル生成アルゴリ
ズムを示すフローチャート。

【図８】 同実施例における生成されるＡＡＬ・ＳＡＲ
ヘッダの構成を示す図。

【図９】 本発明の第２の実施例に係るＡＴＭセル化装
置の概略構成を示すブロック図。

【図１０】 図９におけるＡＴＭセル化部の内部構成を
示すブロック図。

【図１１】 複数媒体の場合のＡＴＭセル化装置の構成
例を示すブロック図。

【図１２】 複数媒体の場合のＡＴＭセル化装置の他の
構成例を示すブロック図。

【図１３】 従来のＡＴＭセル化装置の構成を示すブロ
ック図。

【図１４】 本発明の第３の実施例に係るＡＴＭデセル
化装置の概略構成を示すブロック図。

【図１５】 図14におけるＡＴＭ処理部の内部構成を示
すブロック図。

【図１６】 図15におけるフィルタ部が揺らぎ吸収バッ
ファ部に格納するセルの領域を表す図。

【図１７】 図15における揺らぎ吸収バッファ部に格納
されるデータの形態を示す図。

【図１８】 図15におけるＡＡＬ処理部の内部構成を示
すブロック図。

【図１９】 図18におけるエラーリカバリ部の内部構成
を示すブロック図。

【図２０】 図19におけるＡＡＬ演算部の状態遷移図。

【図２１】 ＳＮＰ・パリティ計算回路の構成を示す回
路図。

【図２２】 アダプテーションレイヤヘッダの構成図。

【図２３】 ウインドウ制御方式の説明図。

【図２４】 図18におけるリアセンブリ部の処理アルゴ
リズムを示すフローチャート。

【図２５】 図14におけるバッファ部に格納されるデー
タの形態を示す図。

【図２６】 図14における出力処理部の内部構成を示す
ブロック図。

【図２７】 図14における出力処理部の外部インタフェ
ースを示す図。

【図２８】 従来のＡＴＭデセル化装置の一般的構成を
示すブロック図。

【図２９】 本発明の他の実施例を示す図。

【符号の説明】

11…ＳＴＭ処理部 12…バッファ部 13…ＡＴＭ処理部 14…制御部 101 …ＳＴＭフレーム処理部 102 …バッファイ
ンタフェース 201 …シーケンサ 202 …ＦＩＦＯ容
量計測部 203 …バッファインタフェース 204 …ヘッダパタ
ーン送出部 205 …ダミーパターン送出部 206 …セレクタ 207 …空セルパターン送出部 208 …セレクタ 209 …レジスタ演算部 301 …ＡＴＭセル
化部 302 …バッファ部 303 …符号化部 401 …ＵＰＣ監視部 402 …データ・セ
ル変換部 403 …多重部 404 …ＡＴＭ制御
部 601 …ＡＴＭ処理部 602 …バッファ部 603 …出力処理部 604 …制御部 611 …フィルタ部 612 …揺らぎ吸収
バッファ部 613 …ＡＡＬ処理部 614 …揺らぎ吸収
タイマ 621 …エラーリカバリ部 622 …リアセンブ
リ部 623 …シーケンサ 631 …ＦＩＦＯ空
き容量計測部 632 …データ取り出し判定回路 633 …揺らぎ吸収バッファインタフェース部 634 …ＡＡＬ演算部 701 〜714 ，726 …ＥＸＯＲ回路 721 〜725 …ＡＮ
Ｄ回路 801 〜804 …ＳＮＰ・パリティ演算結果 811 〜814 …ＳＮＰ・パリティ比較結果 821 〜824 …誤り位置指定信号 831 …誤り有無指示信号 841 …１ビット誤
り指示信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 角田 啓治 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力情報と非同期転送モードで通信する
   ために該入力情報をセル化してヘッダ部とペイロード部
   とからなるＡＴＭセルを送出するＡＴＭセル化装置にお
   いて、 前記入力情報を蓄積しつつ、前記入力情報が前記ＡＴＭ
   セルのペイロード部に格納する格納予定情報量以上にな
   ると随時出力する蓄積手段と、 この蓄積手段から前記格納予定情報が出力されたなら
   ば、前記格納予定情報から前記ＡＴＭセルを生成して外
   部に出力し、前記蓄積手段から前記格納予定情報が出力
   されなければ、他のＡＴＭセルを外部に出力するＡＴＭ
   セル化手段とを備えたことを特徴とするＡＴＭセル化装
   置。
2. 【請求項２】 入力情報を非同期転送モードで通信する
   ために該入力情報をセル化してヘッダ部とペイロード部
   とからなるＡＴＭセルを送出するＡＴＭセル化装置にお
   いて、 前記入力情報からＡＴＭセル化すべき情報を抽出する入
   力処理手段と、 前記入力処理手段により抽出された情報を蓄積する蓄積
   手段と、 前記蓄積手段に蓄積された蓄積情報量を前記ＡＴＭセル
   の送出周期と同一周期で計測する計測手段と、 前記計測手段により計測された前記蓄積情報量が次に送
   出するＡＴＭセルのペイロード部に格納すべき格納予定
   情報量以上かどうかを判定する判定手段と、 前記判定手段による判定結果に従い、前記計測手段によ
   り計測された前記蓄積情報量が前記格納予定情報量以上
   の場合は前記蓄積手段に蓄積された情報を取り出して前
   記ペイロード部に格納することによりＡＴＭセルを生成
   して送出し、前記計測手段により計測された前記蓄積情
   報量が前記格納予定情報量に満たない場合は前記蓄積手
   段に蓄積された情報を取り出さず他のセルをＡＴＭセル
   として送出するＡＴＭセル化手段とを備えたことを特徴
   とするＡＴＭセル化装置。
3. 【請求項３】 前記蓄積手段は、先入れ先出しメモリに
   より構成され、前記入力処理手段により抽出された情報
   を前記入力情報に同期した第１のクロックにより該メモ
   リに書き込み、該メモリに書き込まれた情報を前記ＡＴ
   Ｍセルに同期した第２のクロックにより読み出すことを
   特徴とする請求項２記載のＡＴＭセル化装置。