JP3007256B2 - 速度可変データ入力制御装置 - Google Patents

速度可変データ入力制御装置

Info

Publication number
JP3007256B2
JP3007256B2 JP2138294A JP2138294A JP3007256B2 JP 3007256 B2 JP3007256 B2 JP 3007256B2 JP 2138294 A JP2138294 A JP 2138294A JP 2138294 A JP2138294 A JP 2138294A JP 3007256 B2 JP3007256 B2 JP 3007256B2
Authority
JP
Japan
Prior art keywords
data
correction amount
arithmetic processing
predetermined number
data set
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2138294A
Other languages
English (en)
Other versions
JPH07230447A (ja
Inventor
利治 川西
治 野村
徹郎 永島
隆 飯野
茂明 奥谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2138294A priority Critical patent/JP3007256B2/ja
Priority to US08/390,223 priority patent/US5959862A/en
Publication of JPH07230447A publication Critical patent/JPH07230447A/ja
Application granted granted Critical
Publication of JP3007256B2 publication Critical patent/JP3007256B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0262Arrangements for detecting the data rate of an incoming signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03834Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、演算処理装置が実行す
る連続信号の演算の速度に対して処理信号のデータ転送
速度が同じであるか若しくは遅くなる場合における、効
率の良い演算を行うためのデータ入力制御技術に関す
る。
【0002】
【従来の技術及び発明が解決しようとする課題】近年の
信号処理システムの形態として、例えば、航空機等に信
号計測装置が搭載され、地上の演算処理装置において、
その航空機等で計測され地上に伝送された信号と、地上
に設置された信号計測装置において計測された信号の相
互間で、FFT(高速フーリエ変換)等の演算を用いた
相関処理が実行されるような形態が要求されている。
【0003】この場合、信号計測装置では、対象となる
連続信号(アナログ信号)が計測された後に、その連続
信号がA/D変換器によってディジタル信号に変換さ
れ、そのディジタル信号が演算処理装置に入力され、そ
こでFFT等の演算が実行される。
【0004】ここで、演算の対象となる信号を計測する
信号計測装置が変更されたような場合、信号計測装置の
種類によってそこから演算処理装置へ転送されるデータ
の転送速度が変化し、演算処理装置の演算のタイミング
を変更する必要が生じる。
【0005】また、航空機等に搭載された信号計測装置
と地上に設置された信号計測装置との距離は、かなり離
れている場合が多いため、航空機等から地上にデータが
伝送される場合にかなり大きな遅延が生じ、かつ航空機
等は高速に移動しているためその遅延量も大きく変化す
る。このため、その遅延量に応じて演算処理装置のタイ
ミングを変更する必要が生じる。
【0006】従来の信号処理システムにおいては、演算
処理装置の演算速度が入力データの転送速度及び遅延量
に同期させられていた。このため、従来の信号処理シス
テムにおいては、演算処理装置の演算効率が低下し、そ
の結果、他の処理による演算処理装置の使用効率も低下
するため、システム全体の処理性能が低下してしまうと
いう問題点を有していた。
【0007】本発明は、入力データの転送速度及び遅延
量の変化による演算処理装置の演算効率の低下を防止す
ることを目的とする。
【0008】
【課題を解決するための手段】本発明は、まず、連続し
て転送されるデータ列から連続する所定数のデータから
なるデータ組を順次取り込み、データ組のそれぞれに対
して演算を実行する演算処理装置を有する信号処理シス
テムを前提とする。この演算は、例えばFFT(高速フ
ーリエ変換)等の演算を用いた相関処理演算である。
【0009】始めに、本発明の第1の態様は、次のよう
な構成を有する。まず、データ列の転送速度に同期して
データ列中のデータを順次入力するデータ入力手段を有
する。
【0010】次に、演算処理装置が新たなデータ組に対
する演算の準備を完了する毎に、その完了前に演算処理
装置が取り込んだデータ組における先頭のデータのデー
タ列上の位置より、演算処理装置が単位時間あたりに演
算するデータ数のデータ列入力手段が単位時間あたりに
入力するデータ数に対する比で所定数を除算して得られ
る数だけ進んだ位置から連続する所定数のデータからな
るデータ組を、データ列入力手段から切り出し、演算処
理装置に取り込ませるデータ組切出し手段を有する。
【0011】上述の第1の態様の構成を更に具体的に規
定する本発明の第2の態様は、図1に示される。シフト
レジスタ手段101は、データ列の転送速度に同期して
データ列中のデータ104を順次入力し、最新の所定数
Kのデータ104からなるデータ組105を保持する。
このシフトレジスタ手段101は、前述した第1の態様
におけるデータ入力手段に対応する。上述のデータ列の
転送速度は、例えばデータ列の転送タイミングを制御す
る転送クロック108によって、規定される。
【0012】バッファレジスタ手段102は、演算処理
装置が新たなデータ組105に対する演算の準備を完了
する毎に、シフトレジスタ手段101が保持している所
定数Kのデータ104からなるデータ組105を読み出
して保持する。上述した演算準備の完了は、例えば転送
クロック108に同期して動作するフリップフロップ
(F/F)110を介して、演算処理装置からシフトレ
ジスタ手段101に供給される演算準備完了信号107
によって、規定される。
【0013】そして、出力データ選択制御手段103
は、例えば演算処理装置の演算速度に同期して、バッフ
ァレジスタ手段102が保持している所定数Kのデータ
104からなるデータ組105を演算処理装置に出力す
る。上述の演算速度は、例えば演算処理装置から供給さ
れる演算読出しクロック109により、規定される。
【0014】上述のバッファレジスタ手段102と出力
データ選択制御手段103は、前述した第1の態様にお
けるデータ組切出し手段に対応する。続いて、本発明の
第3の態様は、次のような構成を有する。
【0015】まず、データ列の転送速度に同期してデー
タ列中のデータを順次入力するデータ入力手段を有す
る。次に、データ列の転送タイミングを補正するための
補正量データを取得する補正量データ取得手段を有す
る。この補正量データは、例えばデータ列の伝送装置か
ら取得されるデータ列の伝送遅延を示すデータである。
【0016】そして、演算処理装置が新たなデータ組に
対する演算の準備を完了する毎に、完了前に演算処理装
置が取り込んだデータ組における先頭のデータのデータ
列上の位置と、演算処理装置が単位時間あたりに演算す
るデータ数のデータ列入力手段が単位時間あたりに入力
するデータ数に対する比で所定数を除算して得られる数
と、補正量データ取得手段が取得した補正量データとか
ら算出されるデータ列上の位置から連続する所定数のデ
ータからなるデータ組を、データ列入力手段から切り出
し、演算処理装置に取り込ませるデータ組切出し手段を
有する。
【0017】上述の第3の態様の構成を更に具体的に規
定する1態様である本発明の第4の態様は、図3に示さ
れる。データ記憶手段301は、データ列中の複数の連
続するデータ309を記憶するメモリである。
【0018】入力レジスタ手段302は、データ列中の
データ309をその転送速度に同期して順次取り込む。
上述の転送速度は、例えば転送クロック312によっ
て、規定される。
【0019】データ書込み制御手段303は、入力レジ
スタ手段302に取り込まれたデータ309をデータ記
憶手段301に書き込む。データ組位置カウンタ手段3
04は、後述するデータ読出し制御手段307によっ
て、データ記憶手段301から所定数Kのデータ309
からなるデータ組311が読み出される毎に、比Nで所
定数Kを除算して得られる値K/Nずつカウントアップ
する。ここで、比Nは、演算処理装置が単位時間あたり
に演算するデータ数の、データ書込み制御手段303が
単位時間あたりにデータ記憶手段301に書き込むデー
タ数に対する比として定義される。
【0020】補正量レジスタ手段305は、所定の時間
間隔、例えばデータ列中の所定数Kのデータ309が転
送される時間間隔に同期して、データ列の転送タイミン
グを補正するための補正量データΔn を取得して保持す
る。
【0021】加算手段306は、データ組位置カウンタ
手段304の出力と補正量レジスタ手段305の出力と
を加算する。データ読出し制御手段307は、演算処理
装置が新たなデータ組311に対する演算の準備を完了
する毎に、加算手段306が出力する加算値に対応する
アドレスから連続する所定数Kのデータ309からなる
データ組311を、データ記憶手段301から読み出
す。
【0022】そして、出力レジスタ手段308は、デー
タ読出し制御手段307によりデータ記憶手段301か
ら読み出される所定数Kのデータ309からなるデータ
組311を、例えば演算処理装置の演算速度に同期し
て、演算処理装置に出力する。上述の演算速度は、例え
ば演算処理装置から供給される演算読出しクロック31
3によって規定される。
【0023】前述した第3の態様の構成を更に具体的に
規定する他の態様である本発明の第5の態様は、図5に
示される。データ記憶手段501は、データ列中の複数
の連続するデータを記憶するメモリである。
【0024】入力レジスタ手段502は、データ列中の
データ512をその転送速度に同期して順次取り込む。
上述の転送速度は、例えば転送クロック515によっ
て、規定される。
【0025】データ書込み制御手段503は、入力レジ
スタ手段502に取り込まれたデータ512をデータ記
憶手段501に書き込む。データ組位置カウンタ手段5
04は、データ記憶手段501より所定数Kのデータ5
12からなるデータ組514が読み出される毎に、比N
で所定数Kを除算して得られる値K/Nずつカウントア
ップする。この比Nは、前述した第4の態様と同様、演
算処理装置が単位時間あたりに演算するデータ数のデー
タ書込み制御手段503が単位時間あたりにデータ記憶
手段501に書き込むデータ数に対する比として定義さ
れる。
【0026】補正量レジスタ手段505は、所定の時間
間隔に同期し、データ列の転送タイミングを補正するた
めの補正量データΔn を取得して保持する。上述の時間
間隔は、例えばデータ列中のK個のデータが転送される
時間間隔である。
【0027】前回補正量レジスタ手段506は、補正量
レジスタ手段505に新たな補正量データΔn が保持さ
れる毎に、それまで補正量レジスタ手段に505保持さ
れていた補正量データΔn を前回補正量データΔn-1
して保持する。
【0028】補間補正量演算手段507は、補正量レジ
スタ手段505に保持されている補正量データΔn と前
回補正量レジスタ手段506に保持されている前回補正
量データΔn-1 とから、2つのデータΔn 、Δn-1 を補
間するデータである補間補正量データ517を算出す
る。前述したように例えば補正量データΔn がデータ列
中のK個のデータが転送される時間間隔で取得される場
合には、補正量データ517は、前回補正量データΔ
n-1 を開始値として、 (Δn −Δn-1 )/N (Nは前述した比) ずつ増加する値として算出される。
【0029】補間補正量レジスタ手段508は、補間補
正量データ演算手段507により算出された補間補正量
データを保持する。加算手段509は、データ組位置カ
ウンタ手段504の出力と補間補正量レジスタ手段50
8の出力とを加算する。
【0030】データ読出し制御手段510は、演算処理
装置が新たなデータ組514に対する演算の準備を完了
する毎に、加算手段509が出力する加算値に対応する
アドレスから連続する所定数Kのデータ512からなる
データ組514を、データ記憶手段501から読み出
す。
【0031】そして、出力レジスタ手段511は、デー
タ読出し制御手段510によりデータ記憶手段501か
ら読み出される所定数Kのデータ512からなるデータ
組514を、例えば演算処理装置の演算速度に同期し
て、演算処理装置に出力する。上述の演算速度は、例え
ば演算処理装置から供給される演算読出しクロック51
6によって規定される。
【0032】
【作用】本発明の第1の態様、及びその構成を具体化し
た第2の態様の作用は、以下の通りである。
【0033】まず、第1の態様において、図2に示され
るように、演算処理装置が連続する所定数(以下、この
数をKサンプルとする)のデータからなるデータ組のそ
れぞれに対して例えばFFT等の演算処理を実行する場
合に、演算処理装置が単位時間あたりに演算するデータ
数がデータ列入力手段が単位時間あたりに入力するデー
タ数に対してN倍であるならば、データ入力手段がK/
Nサンプルのデータを入力する間に演算処理装置はKサ
ンプルからなる1組分のデータ組に対する演算処理を完
了する。
【0034】そこで、データ組切出し手段は、演算処理
装置が新たなデータ組に対する演算の準備を完了する毎
に、図2に示されるように、データ列入力手段から、デ
ータ列上の切出し開始位置をK/Nサンプルずつずらし
ながら、Kサンプルからなるデータ組を順次切り出し、
演算処理装置に取り込ませる。
【0035】このような機能は、図1に示される第2の
態様においては、転送クロック108に同期して最新の
Kサンプルからなるデータ組105を順次入力し保持す
るシフトレジスタ手段101と、転送クロック108に
同期して動作するフリップフロップ(F/F)110を
介して演算処理装置から供給される演算準備完了信号1
07に同期してシフトレジスタ手段101から出力され
るKサンプルからなるデータ組105を保持するバッフ
ァレジスタ手段102と、演算処理装置から供給される
演算読出しクロック109に同期してバッファレジスタ
手段102に保持されたKサンプルからなるデータ組を
演算処理装置に出力する出力データ選択制御手段103
とによって実現できる。
【0036】以上説明したように、第1及び第2の態様
では、データの切出し区間が、演算処理装置が単位時間
あたりに演算するデータ数とデータの単位時間あたりの
入力数の比に応じてオーバーラップさせられることによ
って、データの切出し区間がオーバーラップさせられな
い場合に比較して、演算処理装置の演算効率を低下させ
ることなく、演算処理における処理精度を比K/Nに応
じて向上させることができる。
【0037】本発明の第3の態様の作用は、以下の通り
である。第3の態様では、演算処理装置が新たなデータ
組に対する演算の準備を完了する毎に、データの切出し
区間が、演算処理装置が単位時間あたりに演算するデー
タ数とデータの単位時間あたりの入力数の比と共に、デ
ータ列の転送タイミングを補正するための補正量データ
取得手段が取得した補正量データに応じて、オーバーラ
ップさせられる。この結果、第1又は第2の態様と同様
の作用に加えて、例えば航空機等から伝送されてくるデ
ータに対して地上で演算処理が行われるような場合にお
いて、データの伝送遅延が吸収される。
【0038】上述の第3の態様の構成を更に具体的した
一態様である図3に示される第4の態様の作用につい
て、図4を参照しながら以下に説明する。第1又は第2
の態様と同様に、図4に示されるように、演算処理装置
が連続するKサンプルずつのデータ組に対して例えばF
FT等の演算処理を実行する場合に、演算処理装置が単
位時間あたりに演算するデータ数が入力レジスタ手段3
02が単位時間あたりに入力するデータ数に対してN倍
であるならば、入力レジスタ手段302がK/Nサンプ
ルのデータを入力する間に演算処理装置はKサンプルか
らなる1組分のデータ組に対する演算処理を完了する。
【0039】そこでまず、データ組位置カウンタ手段3
04は、データ記憶手段301から出力レジスタ手段3
08を介して演算処理装置にKサンプルのデータ組31
1が読み出される毎に、値K/Nずつカウントアップす
ることにより、図2の場合と同様にK/Nサンプルずつ
ずれたデータ列上の位置を算出する。
【0040】一方、補正量レジスタ手段305は、所定
の時間間隔、例えばデータ列中の所定数Kのデータ30
9が転送される時間間隔に同期して、データ309が入
力レジスタ手段302に入力される図4に示される時点
0 、AK 、A2K等のタイミング毎に、例えばデータ列
の伝送装置から図4に示される補正量データΔ0
Δ 1 、Δ2 等を、順次取得して保持する。
【0041】そして、データ読出し制御手段307は、
演算処理装置が新たなデータ組311に対する演算の準
備を完了する毎に、加算手段306から出力されるデー
タ組位置カウンタ手段304の出力と補正量レジスタ手
段305の出力の加算値に対応するアドレスから連続す
るKサンプルからなるデータ組311を、データ記憶手
段301から読み出す。このようにして読み出される各
データ組311の切出し位置は、図4に示されるよう
に、図2に示されるデータ列上の各切出し開始位置に、
補正量データΔn (n=0、1、2、・・・)に対応す
るオフセットが加算された各位置となる。
【0042】この結果、第1又は第2の態様と同様の作
用に加えて、例えば航空機等から伝送されてくるデータ
に対して地上で演算処理が行われるような場合におい
て、補正量データΔn に対応するデータの伝送遅延が吸
収される。
【0043】続いて、前述の第3の態様の構成を更に具
体的した他の態様である図5に示される第5の態様の作
用について、図6を参照しながら以下に説明する。ま
ず、図5に示される第5の態様の構成において、データ
記憶手段501、入力レジスタ手段502、データ書込
み制御手段503、データ組位置カウンタ手段504、
加算手段509、データ読出し制御手段510、及び出
力レジスタ手段511の機能は、それぞれ、図3に示さ
れる第4の態様の構成における、301、302、30
3、304、306、307、及び308で示される各
部分の機能と同じである。
【0044】第5の態様の構成が第4の態様の構成と異
なる点は、加算手段509においてデータ組位置カウン
タ手段504の出力に加算されるデータが、例えばデー
タ列中の所定数Kのデータ512が転送される時間間隔
に同期してデータ列の伝送装置などから入力される補正
量データΔn そのものではなく、補間補正量演算手段5
07において算出され補間補正量レジスタ手段508に
セットされた補間補正量データ517である点である。
この補間補正量データ517は、例えばデータ列中の所
定数Kのデータ512が転送される時間間隔に同期して
データ列の伝送装置などから連続的に入力される補正量
データΔn と前回補正量データΔn-1 を補間するデータ
(Δn −Δn-1 )/Nである。
【0045】この結果、図4の場合とは異なり、図6に
示されるように、例えばデータ列中の所定数Kのデータ
512が転送される時間間隔に同期して入力される補正
量データに対応するオフセットが、データ読出し制御手
段307によってデータ記憶手段301から読み出され
る各データ組311の切出し位置に分散されることによ
り、データ列の伝送遅延などがより正確にデータ組51
4の切出し位置に反映されることになる。
【0046】
【実施例】以下、図面を参照しながら本発明の実施例に
つき詳細に説明する。まず、第1の実施例について説明
する。
【0047】図7は、本発明の第1の実施例の構成図で
ある。まず、シフトレジスタ部701は、データ列の転
送タイミングを制御する転送クロック708に同期して
データ列中のそれぞれ1ビットからなるデータ704を
順次入力し、最新のK=8サンプルのデータ704から
なるデータ組705を保持する。
【0048】バッファレジスタ部702は、特には図示
しない演算処理装置から新たなデータ組705に対する
演算の準備を完了したことを示す演算準備完了信号70
7が転送クロック708に同期して動作するフリップフ
ロップ(F/F)710を介して入力される毎に、シフ
トレジスタ部701が保持しているK=8サンプルのデ
ータ704からなるデータ組705を読み出して保持す
る。
【0049】出力データ選択制御部703は、演算処理
装置から供給されその演算速度に同期している演算読出
しクロック709に同期して、バッファレジスタ部70
2が保持しているK=8サンプルのデータ704からな
るデータ組705を、1サンプルずつ(1ビットずつ)
選択して演算処理装置に出力する。
【0050】上述した構成を有する第1の実施例の動作
につき、図8の動作タイミングチャートを参照しながら
以下に説明する。まず、本発明の第1及び第2の態様の
説明において図2を用いて前述したように、特には図示
しない演算処理装置が連続するK=8サンプルのデータ
704からなるデータ組705のそれぞれに対して例え
ばFFT等の演算処理を実行する場合に、演算処理装置
が単位時間あたりに演算するデータ数がシフトレジスタ
部701が単位時間あたりに入力するデータ数に対して
N倍であるとする。
【0051】この場合、図7のバッファレジスタ部70
2から出力データ選択制御部703を介して特には図示
しない演算処理装置へは、演算処理装置が新たなデータ
組に対する演算の準備を完了する毎に、図2に示される
ように、データ列上の切出し開始位置がK/N=8/N
サンプルずつずれたデータ組が、順次取込まれる。
【0052】ここで、N=1の場合、即ち演算処理装置
の演算速度とデータ704の転送速度が等しい場合に
は、図8(a) に示されるように、まず、K=8サンプル
のデータ704(アドレス=A0 〜A7 )よりなるデー
タ組705が出力データ706として演算処理装置に送
られる。その次の演算タイミングにおいては、上記K=
8サンプルに続くK=8サンプルのデータ704(アド
レス=A8 〜A15)よりなるデータ組705が出力デー
タ706として演算処理装置に送られる。
【0053】また、N=2の場合、即ち演算処理装置の
演算速度がデータ704の転送速度の2倍である場合に
は、図8(b) に示されるように、まず、K=8サンプル
のデータ704(アドレス=A0 〜A7 )よりなるデー
タ組705が出力データ706として演算処理装置に送
られる。その次の演算タイミングにおいては、上記K=
8サンプルのうち後半の4サンプルと上記K=8サンプ
ルに続く新たな4サンプルとからなるデータ704(ア
ドレス=A4 〜A11)よりなるデータ組705が出力デ
ータ706として演算処理装置に送られる。
【0054】また、N=4の場合、即ち演算処理装置の
演算速度がデータ704の転送速度の4倍である場合に
は、図8(c) に示されるように、まず、K=8サンプル
のデータ704(アドレス=A0 〜A7 )よりなるデー
タ組705が出力データ706として演算処理装置に送
られる。その次の演算タイミングにおいては、上記K=
8サンプルのうち後半の6サンプルと上記K=8サンプ
ルに続く新たな2サンプルとからなるデータ704(ア
ドレス=A2 〜A9 )よりなるデータ組705が出力デ
ータ706として演算処理装置に送られる。
【0055】更に、N=8の場合、即ち演算処理装置の
演算速度がデータ704の転送速度の8倍である場合に
は、図8(d) に示されるように、まず、K=8サンプル
のデータ704(アドレス=A0 〜A7 )よりなるデー
タ組705が出力データ706として演算処理装置に送
られる。その次の演算タイミングにおいては、上記K=
8サンプルのうち後半の7サンプルと上記K=8サンプ
ルに続く新たな1サンプルとからなるデータ704(ア
ドレス=A1 〜A8 )よりなるデータ組705が出力デ
ータ706として演算処理装置に送られる。
【0056】以上説明したように、第1の実施例では、
データの切出し区間が、演算処理装置が単位時間あたり
に演算するデータ数とデータの単位時間あたりの入力数
の比Nに応じてオーバーラップさせられることにより、
データの切出し区間がオーバーラップさせられない場合
に比較して、演算処理装置の演算効率を低下させること
なく、演算処理における処理精度を比K/N=8/Nに
応じて向上させることができる。
【0057】演算処理における処理精度の向上の効果に
ついて、演算処理装置がFFTの手法を用いた離散フー
リエ変換による周波数分析処理が実行される場合につい
て説明する。
【0058】今、FFTの手法を用いた離散フーリエ変
換処理において、データの切出し区間の時間長が計測さ
れた信号に含まれる周波数成分の周期の整数倍に等しけ
れば、計測された信号に含まれる周波数成分が正確に抽
出される。
【0059】しかし、一般に、計測された信号に含まれ
る周波数成分の周期はデータの切出し区間の整数倍以外
の値になり得る。このような信号に対して離散フーリエ
変換処理が実行された場合、計測された信号に含まれる
周波数成分のほかに、サイドローブと呼ばれる余分な周
波数成分が抽出されてしまう。
【0060】この余分な周波数成分をできる限り抑圧す
るために、通常は、切り出された信号にハニング窓、ハ
ミング窓などの窓関数を乗算しその乗算結果に対して離
散フーリエ変換を実行する演算処理が、数学的手法とし
て用いられる。しかし、このような手法は、窓関数を乗
算するための演算処理が余分に必要となると共に、演算
の結果得られる周波数成分は計測された信号に含まれる
周波数成分を中心に一定幅を有するものとなってしまっ
て分析精度の低下を招いてしまう。
【0061】そこで、第1の実施例に示されるように、
データの切出し区間がオーバーラップさせられ、そのよ
うにして切出されたデータ組705に対してFFTが実
行された後に、その演算結果が周波数成分毎に累算させ
られる。このような処理が実行される結果、各データ組
705に対応して抽出されるサイドローブは少しずつ異
なったものになるため、それらが累算されることにより
それらは結果的に抑圧されることになる。一方、計測さ
れた信号が本来有している各データ組705に対応する
信号成分も少しずつ異なるが、その変化率は非常にゆる
やかなものである。このため、演算結果において、計測
された信号が本来有している信号成分が強調されること
になり、演算結果におけるS/N比(信号対雑音比)を
向上させることができる。
【0062】以上が、第1の実施例における、演算処理
精度の向上の効果である。なお、第1の実施例では、シ
フトレジスタ部701からバッファレジスタ部702へ
のデータ組の転送タイミングは、演算処理装置から供給
される演算準備完了信号707に基づいて決定された
が、そのほかに、例えばシフトレジスタ部701に転送
クロック708がK/N回入力されたことを検出する特
には図示しないカウンタなどによっても決定することが
できる。
【0063】次に、本発明の第2の実施例について説明
する。図9は、本発明の第2の実施例の構成図である。
データ記憶部901は、データ列中の複数の連続するそ
れぞれ1ビットからなるデータ909を記憶するメモリ
である。
【0064】入力レジスタ部902は、データ列の転送
タイミングを制御する転送クロック912に同期してデ
ータ列中のそれぞれ1ビットからなるデータ909をそ
の転送速度に同期して順次取り込む。
【0065】データ書込みカウンタ部903は、入力レ
ジスタ部902に取り込まれたデータ909をデータ記
憶部901に書き込む。データ組位置カウンタ部904
は、後述するデータ読出しカウンタ部907によって指
定されるアドレスに基づき、データ記憶部901からK
=6サンプルのデータ909からなるデータ組911が
読み出される毎に、比NでK=6を除算して得られる値
K/N=6/Nずつカウントアップする。ここで、比N
は、第1の実施例の場合と同様、データ909の単位時
間あたりの入力数に対して特には図示しない演算処理装
置が単位時間あたりに演算するデータ数の比として定義
される。
【0066】補正量レジスタ部905は、データ列中の
K=6サンプルのデータ909が転送される時間間隔に
同期して、データ列の転送タイミングを補正するための
補正量データΔn (n=0、1、2、・・・)を取得し
て保持する。
【0067】加算部906は、データ組位置カウンタ部
904の出力と補正量レジスタ部905の出力とを加算
する。データ読出しカウンタ部907は、特には図示し
ない演算処理装置が新たなデータ組911に対する演算
の準備を完了する毎に、加算部906が出力する加算値
に対応するアドレスから連続するK=6サンプル分のア
ドレスをデータ記憶部901に順次出力する。この結
果、データ記憶部901からは、K=6サンプルのデー
タ909からなるデータ組911が読み出される。
【0068】そして、出力レジスタ部908は、演算処
理装置から供給されその演算速度に同期している演算読
出しクロック913に同期して、データ読出しカウンタ
部907によって順次指定されるアドレスに基づいてデ
ータ記憶部901から読み出されるK=6サンプルのデ
ータからなるデータ組911を、1サンプルずつ(1ビ
ットずつ)演算処理装置に出力する。
【0069】上述した構成を有する第2の実施例の動作
につき、図10の動作タイミングチャートを参照しなが
ら以下に説明する。データ組位置カウンタ部904は、
データ記憶部901から出力レジスタ部908を介して
演算処理装置にK=6サンプルのデータ組911が読み
出される毎に、値K/N=6/Nずつカウントアップす
ることにより、6/Nサンプルずつずれたデータ列上の
位置を算出する。
【0070】一方、補正量レジスタ部905は、本発明
の第4の態様の説明において図4を用いて前述したよう
に、データ列中のK=6サンプルのデータ909が転送
される時間間隔に同期して、データ909が入力レジス
タ部902に入力される図4に示される時点A0
K 、A2K等のタイミング毎に、例えばデータ列の伝送
装置から図4に示される補正量データΔ0 、Δ1 、Δ2
等を、順次取得して保持する。
【0071】そして、データ読出しカウンタ部907
は、演算処理装置が新たなデータ組911に対する演算
の準備を完了する毎に、加算部906から出力されるデ
ータ組位置カウンタ部904の出力と補正量レジスタ部
905の出力の加算値に対応するアドレスから連続する
K=6サンプルからなるデータ組911に対応するアド
レスを、データ記憶部901に対して指定する。このよ
うにして読み出される各データ組911の切出し位置
は、図4に示されるように、図2に示されるデータ列上
の各切出し開始位置に、補正量データΔn (n=0、
1、2、・・・)に対応するオフセットが加算された各
位置となる。
【0072】ここで、N=1の場合、即ち演算処理装置
の演算速度とデータ909の転送速度が等しい場合に
は、図10(a) に示されるように、まず、補正量データ
Δ0 =5に対応するデータ列上の切出し位置から連続す
るK=6サンプルのデータ909(アドレス=A5 〜A
10)よりなるデータ組911が出力データ910として
演算処理装置に送られる。その次の演算タイミングにお
いては、切出し位置Δ1+K=2+6=8から連続する
K=6サンプルのデータ909(アドレス=A8
13)よりなるデータ組911が出力データ910とし
て演算処理装置に送られる。
【0073】また、N=2の場合、即ち演算処理装置の
演算速度がデータ909の転送速度の2倍である場合
は、図10(b) に示されるように、まず、補正量データ
Δ0 =5に対応するデータ列上の切出し位置から連続す
るK=6サンプルのデータ909(アドレスA5
10)よりなるデータ組911が出力データ910とし
て演算処理装置に送られる。その次の演算タイミングに
おいては、切出し位置Δ0 +K/N=5+6/2=8か
ら連続するK=6サンプルのデータ909(アドレス=
8 〜A13)よりなるデータ組911が出力データ91
0として演算処理装置に送られる。更にその次の演算タ
イミングにおいては、切出し位置Δ1 +K=2+6=8
から連続するK=6サンプルのデータ909(アドレス
=A8 〜A13)よりなるデータ組911が出力データ9
10として演算処理装置に送られる。
【0074】また、N=3の場合、即ち演算処理装置の
演算速度がデータ909の転送速度の3倍である場合
は、図10(c) に示されるように、まず、補正量データ
Δ0 =5に対応するデータ列上の切出し位置から連続す
るK=6サンプルのデータ909(アドレスA5
10)よりなるデータ組911が出力データ910とし
て演算処理装置に送られる。その次の演算タイミングに
おいては、切出し位置Δ0 +K/N=5+6/3=7か
ら連続するK=6サンプルのデータ909(アドレス=
7 〜A12)よりなるデータ組911が出力データ91
0として演算処理装置に送られる。その次の演算タイミ
ングにおいては、切出し位置Δ0 +K/N+K/N=5
+6/3+6/3=9から連続するK=6サンプルのデ
ータ909(アドレス=A9 〜A14)よりなるデータ組
911が出力データ910として演算処理装置に送られ
る。更にその次の演算タイミングにおいては、切出し位
置Δ1 +K=2+6=8から連続するK=6サンプルの
データ909(アドレス=A8 〜A13)よりなるデータ
組911が出力データ910として演算処理装置に送ら
れる。
【0075】図10(d) に示されるN=4の場合も同様
に考えることができる。以上のようにして、第2の実施
例では、第1の実施例と同様の効果に加えて、例えば航
空機等から伝送されてくるデータに対して地上で演算処
理が行われるような場合に、補正量データΔn に対応す
るデータの伝送遅延が吸収される。
【0076】続いて、本発明の第3の実施例について説
明する。図11は、本発明の第3の実施例の構成図であ
る。第3の実施例の構成において、データ記憶部110
1、入力レジスタ部1102、データ書込みカウンタ部
1103、データ組位置カウンタ部1104、加算部1
109、データ読出しカウンタ部1110、及び出力レ
ジスタ部1111の機能は、それぞれ、図9に示される
第2の実施例の構成における、901、902、90
3、904、906、907、及び908で示される各
部分の機能と同じである。
【0077】第3の実施例の構成が第2の実施例の構成
と異なる点は、加算部1109においてデータ組位置カ
ウンタ部1104の出力に加算されるデータが、データ
列中のKサンプルのデータ1112が転送される時間間
隔に同期してデータ列の伝送装置などから入力される補
正量データΔn そのものではなく、補間補正量演算部1
107において算出され補間補正量レジスタ部1108
にセットされた補間補正量データ1117である点であ
る。この補間補正量データ1117は、例えばデータ列
中のKサンプルのデータ1112が転送される時間間隔
に同期してデータ列の伝送装置などから連続的に入力さ
れる補正量データΔn と前回補正量データΔn-1 を補間
するデータ(Δn −Δn-1 )/Nである。
【0078】この結果、図4の場合とは異なり、本発明
の第5及び第6の態様の説明において図6を用いて前述
したように、データ列中のK=4サンプルのデータ11
12が転送される時間間隔に同期して入力される補正量
データに対応するオフセットが、データ読出しカウンタ
部1110によってデータ記憶部1101から読み出さ
れる各データ組311の切出し位置に値(Δn
Δn-1 )/Nずつ分散されることにより、データ列の伝
送遅延などがより正確にデータ組1114の切出し位置
に反映されることになる。
【0079】上述した第3の実施例の更に具体的な動作
につき、図12の動作タイミングチャートを参照しなが
ら以下に説明する。まず、N=1の場合、即ち演算処理
装置の演算速度とデータ1112の転送速度が等しい場
合には、図12(a) に示されるように、まず、補正量デ
ータΔ0 =2に対応するデータ列上の切出し位置から連
続するK=4サンプルのデータ1112(アドレス=A
2 〜A5 )よりなるデータ組1114が出力データ11
13として演算処理装置に送られる。その次の演算タイ
ミングにおいては、切出し位置Δ1 +K=4+4=8か
ら連続するK=4サンプルのデータ1112(アドレス
=A8 〜A11)よりなるデータ組1114が出力データ
1113として演算処理装置に送られる。
【0080】また、N=2の場合、即ち演算処理装置の
演算速度がデータ1112の転送速度の2倍である場合
は、図12(b) に示されるように、まず、補正量データ
Δ0=2に対応するデータ列上の切出し位置から連続す
るK=4サンプルのデータ1112(アドレスA2 〜A
5 )よりなるデータ組1114が出力データ1113と
して演算処理装置に送られる。その次の演算タイミング
においては、切出し位置Δ0 +(Δ1 −Δ0 )/N+K
/N=2+(4−2)/2+4/2=5から連続するK
=4サンプルのデータ1112(アドレス=A5
8 )よりなるデータ組1114が出力データ1113
として演算処理装置に送られる。更にその次の演算タイ
ミングにおいては、切出し位置Δ1 +K=4+4=8か
ら連続するK=4サンプルのデータ1112(アドレス
=A8 〜A11)よりなるデータ組1114が出力データ
1113として演算処理装置に送られる。
【0081】また、N=4の場合、即ち演算処理装置の
演算速度がデータ1112の転送速度の4倍である場合
は、図12(c) に示されるように、まず、補正量データ
Δ0=5に対応するデータ列上の切出し位置から連続す
るK=4サンプルのデータ1112(アドレスA2 〜A
5 )よりなるデータ組1114が出力データ1113と
して演算処理装置に送られる。その次の演算タイミング
においては、切出し位置Δ0 +{(Δ1 −Δ0 )/N}
×2+(K/N)×2=2+{(14−2)/4}×2
+(4/4)×2=10から連続するK=4サンプルの
データ1112(アドレス=A10〜A13)よりなるデー
タ組1114が出力データ1113として演算処理装置
に送られる。また、その次の演算タイミングにおいて
は、切出し位置Δ0 +{(Δ1 −Δ0 )/N}×3+
(K/N)×3=2+{(14−2)/4}×3+(4
/4)×3=14から連続するK=4サンプルのデータ
1112(アドレス=A14〜A17)よりなるデータ組1
114が出力データ1113として演算処理装置に送ら
れる。更にその次の演算タイミングにおいては、切出し
位置Δ1 +K=14+4=18から連続するK=4サン
プルのデータ1112(アドレス=A18〜A21)よりな
るデータ組1114が出力データ1113として演算処
理装置に送られる。
【0082】以上説明したように、第3の実施例では、
補正量データΔn がある程度粗い時間間隔で供給された
場合であっても、隣り合う補正量データ間では補正量が
線形に変化すると仮定することにより、各データ列上の
それぞれの切出し位置における補正量を推測することが
でき、第2の実施例よりも更に正確に、データ列の伝送
遅延をデータ組514の切出し位置に反映させることが
できる。
【0083】
【発明の効果】本発明の第1及び第2の態様によれば、
データの切出し区間が、演算処理装置が単位時間あたり
に演算するデータ数とデータの単位時間あたりの入力数
の比に応じてオーバーラップさせられることによって、
データの切出し区間がオーバーラップさせられない場合
に比較して、演算処理装置の演算効率を低下させること
なく、演算処理における処理精度を比K/Nに応じて向
上させることが可能となる。
【0084】本発明の第3〜第6の態様によれば、演算
処理装置が新たなデータ組に対する演算の準備を完了す
る毎に、データの切出し区間が、演算処理装置が単位時
間あたりに演算するデータ数とデータの単位時間あたり
の入力数の比と共に、データ列の転送タイミングを補正
するための補正量データ取得手段が取得した補正量デー
タに応じて、オーバーラップさせられる。この結果、第
1又は第2の態様と同様の効果に加えて、例えば航空機
等から伝送されてくるデータに対して地上で演算処理が
行われるような場合において、データの伝送遅延などを
吸収することが可能となる。
【0085】特に、本発明の第5及び第6の態様によれ
ば、所定の時間間隔に同期して入力される補正量データ
に対応するオフセットが、データ読出し制御手段によっ
てデータ記憶手段から読み出される各データ組の切出し
位置に分散されることによって、データ列の伝送遅延な
どをより正確にデータ組の切出し位置に反映させること
が可能となる。
【図面の簡単な説明】
【図1】本発明の原理構成図(その1)である。
【図2】本発明の原理動作図(その1)である。
【図3】本発明の原理構成図(その2)である。
【図4】本発明の原理動作図(その2)である。
【図5】本発明の原理構成図(その3)である。
【図6】本発明の原理動作図(その3)である。
【図7】第1の実施例の構成図である。
【図8】第1の実施例の動作説明図である。
【図9】第2の実施例の構成図である。
【図10】第2の実施例の動作説明図である。
【図11】第3の実施例の構成図である。
【図12】第3の実施例の動作説明図である。
【符号の説明】
101 シフトレジスタ手段 102 バッファレジスタ手段 103 出力データ選択制御手段 104 データ 105 データ組 106 出力データ 107 演算準備完了信号 108 転送クロック 109 演算読出しクロック 110 フリップフロップ(F/F) 301 データ記憶手段 302 入力レジスタ手段 303 データ書込み制御手段 304 データ組位置カウンタ手段 305 補正量レジスタ手段 306 加算手段 307 データ読出し制御手段 308 出力レジスタ手段 309 データ 310 出力データ 311 データ組 312 転送クロック 313 演算読出しクロック 501 データ記憶手段 502 入力レジスタ手段 503 データ書込み制御手段 504 データ組位置カウンタ手段 505 補正量レジスタ手段 506 前回補正量レジスタ手段 507 補間補正量演算手段 508 補間補正量レジスタ手段 509 加算手段 510 データ読出し制御手段 511 出力レジスタ手段 512 データ 513 出力データ 514 データ組 515 転送クロック 516 演算読出しクロック 701 シフトレジスタ部 702 バッファレジスタ部 703 出力データ選択制御部 704 データ 705 データ組 706 出力データ 707 演算準備完了信号 708 転送クロック 709 演算読出しクロック 710 フリップフロップ(F/F) 901 データ記憶部 902 入力レジスタ部 903 データ書込みカウンタ部 904 データ組位置カウンタ部 905 補正量レジスタ部 906 加算部 907 データ読出しカウンタ部 908 出力レジスタ部 909 データ 910 出力データ 911 データ組 912 転送クロック 913 演算読出しクロック 1101 データ記憶部 1102 入力レジスタ部 1103 データ書込みカウンタ部 1104 データ組位置カウンタ部 1105 補正量レジスタ部 1106 前回補正量レジスタ部 1107 補間補正量演算部 1108 補間補正量レジスタ部 1109 加算部 1110 データ読出しカウンタ部 1111 出力レジスタ部 1112 データ 1113 出力データ 1114 データ組 1115 転送クロック 1116 演算読出しクロック
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯野 隆 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 奥谷 茂明 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平3−262332(JP,A) 特開 平5−240919(JP,A) 特開 平5−257964(JP,A) 特開 平6−141298(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 17/15 G06F 13/12 330 JICSTファイル(JOIS)

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 連続して転送されるデータ列から連続す
    る所定数のデータからなるデータ組を順次取り込み、該
    データ組のそれぞれに対して演算を実行する演算処理装
    置を有する信号処理システムにおいて、 前記データ列の転送速度に同期して前記データ列中のデ
    ータを順次入力するデータ入力手段と、 前記演算処理装置が新たな前記データ組に対する演算の
    準備を完了する毎に、該完了前に前記演算処理装置が取
    り込んだデータ組における先頭のデータの前記データ列
    上の位置より、前記演算処理装置が単位時間あたりに演
    算する前記データの数の前記データ列入力手段が前記単
    位時間あたりに入力する前記データの数に対する比で前
    記所定数を除算して得られる数だけ進んだ位置から連続
    する前記所定数のデータからなるデータ組を、前記デー
    タ列入力手段から切り出し、前記演算処理装置に取り込
    ませるデータ組切出し手段と、 を有することを特徴とする速度可変データ入力制御装
    置。
  2. 【請求項2】 連続して転送されるデータ列から連続す
    る所定数(K個)のデータ(104)からなるデータ組
    を順次取り込み、該データ組のそれぞれに対して演算を
    実行する演算処理装置を有する信号処理システムにおい
    て、 前記データ列の転送速度に同期して前記データ列中のデ
    ータ(104)を順次入力し、最新の前記所定数(K
    個)のデータ(104)からなるデータ組(105)を
    保持するシフトレジスタ手段(101)と、 前記演算処理装置が新たな前記データ組(105)に対
    する演算の準備を完了する毎に、前記シフトレジスタ手
    段(101)が保持している前記所定数(K個)のデー
    タ(104)からなるデータ組(105)を読み出して
    保持するバッファレジスタ手段(102)と、 該バッファレジスタ手段(102)が保持している前記
    所定数(K個)のデータ(104)からなるデータ組
    (105)を前記演算処理装置に出力する出力データ選
    択制御手段(103)と、 を有することを特徴とする速度可変データ入力制御装
    置。
  3. 【請求項3】 前記出力データ選択制御手段(103)
    は、前記演算処理装置の演算速度に同期して、前記バッ
    ファレジスタ手段(102)が保持している前記所定数
    (K個)のデータ(104)からなるデータ組(10
    5)を前記演算処理装置に出力する、 ことを特徴とする請求項2に記載の速度可変データ入力
    制御装置。
  4. 【請求項4】 連続して転送されるデータ列から連続す
    る所定数のデータからなるデータ組を順次取り込み、該
    データ組のそれぞれに対して演算を実行する演算処理装
    置を有する信号処理システムにおいて、 前記データ列の転送速度に同期して前記データ列中のデ
    ータを順次入力するデータ入力手段と、 前記データ列の転送タイミングを補正するための補正量
    データを取得する補正量データ取得手段と、 前記演算処理装置が新たな前記データ組に対する演算の
    準備を完了する毎に、該完了前に前記演算処理装置が取
    り込んだデータ組における先頭のデータの前記データ列
    上の位置と、前記演算処理装置が単位時間あたりに演算
    するデータ数の前記データ列入力手段が前記単位時間あ
    たりに入力するデータ数に対する比で前記所定数を除算
    して得られる数と、前記補正量データ取得手段が取得し
    た前記補正量データとから算出される前記データ列上の
    位置から連続する前記所定数のデータからなるデータ組
    を、前記データ列入力手段から切り出し、前記演算処理
    装置に取り込ませるデータ組切出し手段と、 を有することを特徴とする速度可変データ入力制御装
    置。
  5. 【請求項5】 連続して転送されるデータ列から連続す
    る所定数(K個)のデータ(309)からなるデータ組
    を順次取り込み、該データ組のそれぞれに対して演算を
    実行する演算処理装置を有する信号処理システムにおい
    て、 前記データ列中の複数の連続するデータ(309)を記
    憶するデータ記憶手段(301)と、 前記データ列中のデータ(309)をその転送速度に同
    期して順次取り込む入力レジスタ手段(302)と、 該入力レジスタ手段(302)に取り込まれた前記デー
    タ(309)を前記データ記憶手段(301)に書き込
    むデータ書込み制御手段(303)と、 前記データ記憶手段(301)より前記所定数(K個)
    のデータ(309)からなるデータ組(311)が読み
    出される毎に、前記演算処理装置が単位時間あたりに演
    算する前記データ(309)の数の前記データ書込み制
    御手段(303)が前記単位時間あたりに前記データ記
    憶手段(301)に書き込む前記データ(309)の数
    に対する比(N)で前記所定数(K個)を除算して得ら
    れる値(K/N)ずつカウントアップするデータ組位置
    カウンタ手段(304)と、 所定の時間間隔に同期して、前記データ列の転送タイミ
    ングを補正するための補正量データ(Δn )を取得して
    保持する補正量レジスタ手段(305)と、 前記データ組位置カウンタ手段(304)の出力と前記
    補正量レジスタ手段(305)の出力とを加算する加算
    手段(306)と、 前記演算処理装置が新たな前記データ組(311)に対
    する演算の準備を完了する毎に、前記加算手段(30
    6)が出力する加算値に対応するアドレスから連続する
    前記所定数(K個)のデータ(309)からなるデータ
    組(311)を、前記データ記憶手段(301)から読
    み出すデータ読出し制御手段(307)と、 該データ読出し制御手段(307)によって前記データ
    記憶手段(301)から読み出される前記所定数(K
    個)のデータ(309)からなるデータ組(311)を
    前記演算処理装置に出力する出力レジスタ手段(30
    8)と、 を有することを特徴とする速度可変データ入力制御装
    置。
  6. 【請求項6】 連続して転送されるデータ列から連続す
    る所定数(K個)のデータ(512)からなるデータ組
    を順次取り込み、該データ組のそれぞれに対して演算を
    実行する演算処理装置を有する信号処理システムにおい
    て、 前記データ列中の複数の連続するデータを記憶するデー
    タ記憶手段(501)と、 前記データ列中のデータ(512)をその転送速度に同
    期して順次取り込む入力レジスタ手段(502)と、 該入力レジスタ手段(502)に取り込まれた前記デー
    タ(512)を前記データ記憶手段(501)に書き込
    むデータ書込み制御手段(503)と、 前記データ記憶手段(501)より前記所定数(K個)
    のデータ(512)からなるデータ組(514)が読み
    出される毎に、前記演算処理装置が単位時間あたりに演
    算する前記データ(512)の数の前記データ書込み制
    御手段(503)が前記単位時間あたりに前記データ記
    憶手段(501)に書き込む前記データの数に対する比
    (N)で前記所定数(K個)を除算して得られる値(K
    /N)ずつカウントアップするデータ組位置カウンタ手
    段(504)と、 所定の時間間隔に同期し、前記データ列の転送タイミン
    グを補正するための補正量データ(Δn )を取得して保
    持する補正量レジスタ手段(505)と、 該補正量レジスタ手段(505)に新たな前記補正量デ
    ータ(Δn )が保持される毎に、それまで前記補正量レ
    ジスタ手段に(505)保持されていた補正量データ
    (Δn )を前回補正量データ(Δn-1 )として保持する
    前回補正量レジスタ手段(506)と、 前記補正量レジスタ手段(505)に保持されている補
    正量データ(Δn )と前記前回補正量レジスタ手段(5
    06)に保持されている前回補正量データ(Δ n-1 )と
    から、該2つのデータ(Δn 、Δn-1 )を補間するデー
    タである補間補正量データを算出する補間補正量演算手
    段(507)と、 該補間補正量データ演算手段(507)により算出され
    た補間補正量データを保持する補間補正量レジスタ手段
    (508)と、 前記データ組位置カウンタ手段(504)の出力と前記
    補間補正量レジスタ手段(508)の出力とを加算する
    加算手段(509)と、 前記演算処理装置が新たな前記データ組(514)に対
    する演算の準備を完了する毎に、前記加算手段(50
    9)が出力する加算値に対応するアドレスから連続する
    前記所定数(K個)のデータ(512)からなるデータ
    組(514)を、前記データ記憶手段(501)から読
    み出すデータ読出し制御手段(510)と、 該データ読出し制御手段(510)によって前記データ
    記憶手段(501)から読み出される前記所定数(K
    個)のデータ(512)からなるデータ組(514)を
    前記演算処理装置に出力する出力レジスタ手段(51
    1)と、 を有することを特徴とする速度可変データ入力制御装
    置。
  7. 【請求項7】 連続して転送されるデータ列から連続す
    る所定数(K個)のデータ(512)からなるデータ組
    を順次取り込み、該データ組のそれぞれに対して演算を
    実行する演算処理装置を有する信号処理システムにおい
    て、 前記データ列中の複数の連続するデータを記憶するデー
    タ記憶手段(501)と、 前記データ列中のデータ(512)をその転送速度に同
    期して順次取り込む入力レジスタ手段(502)と、 該入力レジスタ手段(502)に取り込まれた前記デー
    タ(512)を前記データ記憶手段(501)に書き込
    むデータ書込み制御手段(503)と、 前記データ記憶手段(501)より前記所定数(K個)
    のデータ(512)からなるデータ組(514)が読み
    出される毎に、前記演算処理装置が単位時間あたりに演
    算する前記データ(512)の数の前記データ書込み制
    御手段(503)が前記単位時間あたりに前記データ記
    憶手段(501)に書き込む前記データの数に対する比
    (N)で前記所定数(K個)を除算して得られる値(K
    /N)ずつカウントアップするデータ組位置カウンタ手
    段(504)と、 前記データ列中の前記所定数(K個)のデータが転送さ
    れる時間間隔に同期し、前記データ列の転送タイミング
    を補正するための補正量データ(Δn )を取得して保持
    する補正量レジスタ手段(505)と、 該補正量レジスタ手段(505)に新たな前記補正量デ
    ータ(Δn )が保持される毎に、それまで前記補正量レ
    ジスタ手段に(505)保持されていた補正量データ
    (Δn )を前回補正量データ(Δn-1 )として保持する
    前回補正量レジスタ手段(506)と、 前記補正量レジスタ手段(505)に保持されている補
    正量データ(Δn )と前記前回補正量レジスタ手段(5
    06)に保持されている前回補正量データ(Δ n-1 )と
    から、該2つのデータ(Δn 、Δn-1 )を補間するデー
    タであって、前記前回補正量データ(Δn-1 )を開始値
    として前記補正量データ(Δn )から前記前回補正量デ
    ータ(Δn-1 )を減算して得られる値(Δn −Δn-1
    を前記比(N)で除算して得られる値((Δn
    Δn-1 )/N)ずつ増加する補間補正量データ(51
    7)を算出する補間補正量演算手段(507)と、 該補間補正量データ演算手段(507)により算出され
    た補間補正量データ(517)を保持する補間補正量レ
    ジスタ手段(508)と、 前記データ組位置カウンタ手段(504)の出力と前記
    補間補正量レジスタ手段(508)の出力とを加算する
    加算手段(509)と、 前記演算処理装置が新たな前記データ組(514)に対
    する演算の準備を完了する毎に、前記加算手段(50
    9)が出力する加算値に対応するアドレスから連続する
    前記所定数(K個)のデータ(512)からなるデータ
    組(514)を、前記データ記憶手段(501)から読
    み出すデータ読出し制御手段(510)と、 該データ読出し制御手段(510)によって前記データ
    記憶手段(501)から読み出される前記所定数(K
    個)のデータ(512)からなるデータ組(514)を
    前記演算処理装置に出力する出力レジスタ手段(51
    1)と、 を有することを特徴とする速度可変データ入力制御装
    置。
  8. 【請求項8】 前記出力レジスタ手段は、前記演算処理
    装置の演算速度に同期して、前記データ読出し制御手段
    によって前記データ記憶手段から読み出される前記所定
    数のデータ組を、前記演算処理装置に出力する、 ことを特徴とする請求項5乃至7の何れか1項に記載の
    速度可変データ入力制御装置。
JP2138294A 1994-02-18 1994-02-18 速度可変データ入力制御装置 Expired - Fee Related JP3007256B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2138294A JP3007256B2 (ja) 1994-02-18 1994-02-18 速度可変データ入力制御装置
US08/390,223 US5959862A (en) 1994-02-18 1995-02-16 Variable-rate data entry control device and control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2138294A JP3007256B2 (ja) 1994-02-18 1994-02-18 速度可変データ入力制御装置

Publications (2)

Publication Number Publication Date
JPH07230447A JPH07230447A (ja) 1995-08-29
JP3007256B2 true JP3007256B2 (ja) 2000-02-07

Family

ID=12053546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2138294A Expired - Fee Related JP3007256B2 (ja) 1994-02-18 1994-02-18 速度可変データ入力制御装置

Country Status (2)

Country Link
US (1) US5959862A (ja)
JP (1) JP3007256B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105425723B (zh) * 2015-11-19 2017-12-22 广东工业大学 用于点到点小位移平动的柔性机械梁末端快速定位算法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410621A (en) * 1970-12-28 1995-04-25 Hyatt; Gilbert P. Image processing system having a sampled filter
US4447873A (en) * 1977-09-13 1984-05-08 Westinghouse Electric Corp. Input-output buffers for a digital signal processing system
US4864301A (en) * 1987-07-24 1989-09-05 Richard J. Helferich Variable speed transmission recording and retrieval of data
JPS6468842A (en) * 1987-09-10 1989-03-14 Motorola Japan Error detecting and correcting circuit
US4893302A (en) * 1988-03-31 1990-01-09 American Telephone And Telegraph Company, At&T Bell Laboratories Arrangement for switching concentrated telecommunications packet traffic
JPH06169320A (ja) * 1992-10-02 1994-06-14 Toshiba Corp Atmセル化装置
US5428741A (en) * 1993-07-26 1995-06-27 Ncr Corporation High speed image preprocessing system including a multi-purpose buffer for storing digital image data and data cropping means for selectively cropping the digital image data

Also Published As

Publication number Publication date
JPH07230447A (ja) 1995-08-29
US5959862A (en) 1999-09-28

Similar Documents

Publication Publication Date Title
AU2013223996B2 (en) Low delay real-to-complex conversion in overlapping filter banks for partially complex processing
JP2002351858A (ja) 処理装置
JP3007256B2 (ja) 速度可変データ入力制御装置
JPH04289900A (ja) デジタルピッチシフター
US5386521A (en) Instruction prefetching circuit with a next physical address precalculating circuit
FR2545612A1 (fr) Simulateur d'effet doppler a large bande
JP2001136073A (ja) 圧縮方法及び装置、圧縮伸長システム、記録媒体
CN109800191B (zh) 用于计算序列数据的协方差的方法及装置
JPS62203199A (ja) ピツチ周期抽出方式
JPH1141198A (ja) 受信機同期における改良又は受信機同期に関する改良
KR960001967A (ko) 데이타 샘플열 액세스 장치
JPS599945B2 (ja) 演算装置
JPH11112440A (ja) サンプリングレートコンバータ
JP7003299B2 (ja) フーリエ変換装置及びフーリエ変換方法
JP3438376B2 (ja) 周期信号処理方法および装置
JP2669073B2 (ja) Pcm音源装置
JP2002333464A (ja) 試験装置
JP2891389B2 (ja) パターン類似度計算装置
JP3154759B2 (ja) デジタル・フィルタの演算データの遅延方法及び装置
JP2631662B2 (ja) 超音波受波整相回路
JPH07109973B2 (ja) デジタル信号処理回路
SU1651300A1 (ru) Тригонометрический конвейерный преобразователь
Gan et al. Model Calculations for Hardware Correlator at SHAO
JP2708013B2 (ja) Nポイントfftプロセッサ用メモリ制御回路
JPS5846036B2 (ja) 電子楽器

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991116

LAPS Cancellation because of no payment of annual fees