JPS599945B2 - 演算装置 - Google Patents
演算装置Info
- Publication number
- JPS599945B2 JPS599945B2 JP52148172A JP14817277A JPS599945B2 JP S599945 B2 JPS599945 B2 JP S599945B2 JP 52148172 A JP52148172 A JP 52148172A JP 14817277 A JP14817277 A JP 14817277A JP S599945 B2 JPS599945 B2 JP S599945B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- value
- linear interpolation
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
この発明は一次補間演算を高速に行なう演算装置に関す
る。
る。
例えばUャ塔vリング間隔ｄｌでサンプルされたデータ列
を、サンプリング間隔ｄ２なるデータ列に変換する場合
にはデータの補間が必要である。
を、サンプリング間隔ｄ２なるデータ列に変換する場合
にはデータの補間が必要である。
データの補間法は数多く知られているが、一次補間で十
分なことが多い。多量のデータの一次補間計算を実行す
るために、ディジタル計算機が使用される。
分なことが多い。多量のデータの一次補間計算を実行す
るために、ディジタル計算機が使用される。
しかしながら、従来この種の計算はソフトウェアを用い
てのみ行なわれた。一次補間計算のためには重み係数が
定められていなければならない。しかしながら、重み係
数はデータに応じて変化するのでこの計算に多くの時間
を要していた。この発明の目的は、一次補間計算の際の
重み係数の計算を行なう必要がなく、高速な演算が可能
な演算装置を提供することにある。
てのみ行なわれた。一次補間計算のためには重み係数が
定められていなければならない。しかしながら、重み係
数はデータに応じて変化するのでこの計算に多くの時間
を要していた。この発明の目的は、一次補間計算の際の
重み係数の計算を行なう必要がなく、高速な演算が可能
な演算装置を提供することにある。
第１図に示すように、サンプリング間隔ｄｌでサンプル
された第１のデータ列Ｐｉ、Ｐｉ＋１、・ ・・があり
、これをサンプリング間隔ｄ２でサンプルされた第２の
データ列Ｐ’に、Ｐ’に＋７、・ ・・に、一次補間す
る場合について説明する。
された第１のデータ列Ｐｉ、Ｐｉ＋１、・ ・・があり
、これをサンプリング間隔ｄ２でサンプルされた第２の
データ列Ｐ’に、Ｐ’に＋７、・ ・・に、一次補間す
る場合について説明する。
第２のデータ列中の任意の点Ｐ’にのデータは次式に従
う一次補間値である。Ｐ’に■α・Ｐｉ＋１＋β・ Ｐ
ｉ・・・・・・（１）（α＋β＝１）ここでα・βは重
み係数である。
う一次補間値である。Ｐ’に■α・Ｐｉ＋１＋β・ Ｐ
ｉ・・・・・・（１）（α＋β＝１）ここでα・βは重
み係数である。
第１図から明らかなように異なるデータに応じて計算に
必要となる重み係数が異なる。第２図は本発明の一実施
例を示す図である。
必要となる重み係数が異なる。第２図は本発明の一実施
例を示す図である。
１１は３２ビットのアキユームレード・レジスタ、１２
はインクリメント・レジスタ、１３はセレクメ、１４は
第１のデーノ列を収容するメモリ、１５は（１）式に従
う補間計算回路、１６は出力レジスタ、１７は加算器、
１８は０Ｒ回路である。
はインクリメント・レジスタ、１３はセレクメ、１４は
第１のデーノ列を収容するメモリ、１５は（１）式に従
う補間計算回路、１６は出力レジスタ、１７は加算器、
１８は０Ｒ回路である。
第１のデータ列のサンプリング間隔ｄ１をレジスタ１１
内部表現で第３図ａに示すように正規化しておく。いま
ｄ１〉Ｄ２とすれば、Ｄ２はレジスタ１１の内部表現で
は第３図ｂに示すようになる。ここでＤｉ（１＝１６〜
３１）はＯ又は１を表わす。レジスタ１１の上位１６ビ
ツトをアドレスパートと呼び、下位１６ビツトをフラク
シヨンパートと呼ぶ。本発明においては、このアドレス
パートにより第１のデータ列のうちの２つのデータを指
示するとともに、フラクシヨンパートがこのアドレスパ
ートにより指示された２つのデータに対する重み係数と
なつていることに特徴を有する。
内部表現で第３図ａに示すように正規化しておく。いま
ｄ１〉Ｄ２とすれば、Ｄ２はレジスタ１１の内部表現で
は第３図ｂに示すようになる。ここでＤｉ（１＝１６〜
３１）はＯ又は１を表わす。レジスタ１１の上位１６ビ
ツトをアドレスパートと呼び、下位１６ビツトをフラク
シヨンパートと呼ぶ。本発明においては、このアドレス
パートにより第１のデータ列のうちの２つのデータを指
示するとともに、フラクシヨンパートがこのアドレスパ
ートにより指示された２つのデータに対する重み係数と
なつていることに特徴を有する。
以下第４図に示すタイミングチヤートを用いて第２図に
示す本実施例の動作を説明する。
示す本実施例の動作を説明する。
まず、外部から初期値Ｘ。
及びＤ２とが供給されると、セツトパルスＴＰｌによつ
てレジスタ１１及び１２に夫々セツトされる。このとき
セレクタ１３に供給されている信号ＴＰ２はＬレベルで
あり、初期値Ｘ。を選択している。このとき、初期値Ｘ
。のアドレスパート（１）はメモｌ月４に収容されてい
るデータＰｉのアドレスｉを表わしており、フラクシヨ
ンパート（ε）は重み係数α。を表わすように予め決め
られている。このようにして、初期設定が為されると、
すなわちセツトパルスＴＰｌが供給されてから一定時間
後、信号ＴＰ２はＨレベルとなり、セレク３ｔ１３は加
算器１７の出力を選択して定常状態に入る。初期値Ｘ。
てレジスタ１１及び１２に夫々セツトされる。このとき
セレクタ１３に供給されている信号ＴＰ２はＬレベルで
あり、初期値Ｘ。を選択している。このとき、初期値Ｘ
。のアドレスパート（１）はメモｌ月４に収容されてい
るデータＰｉのアドレスｉを表わしており、フラクシヨ
ンパート（ε）は重み係数α。を表わすように予め決め
られている。このようにして、初期設定が為されると、
すなわちセツトパルスＴＰｌが供給されてから一定時間
後、信号ＴＰ２はＨレベルとなり、セレク３ｔ１３は加
算器１７の出力を選択して定常状態に入る。初期値Ｘ。
がレジスタ１１にセツトされると、そのアドレスパート
（１）は線１０１を介してメモリ１４に、一方フラクシ
ヨンパート（ε）は補間計算回路へそれぞれ供給される
。メモリ１４はこのアドレス情報１に基づいて、アドレ
ス（ｊ）及び（１＋１）の２つのデータＰｉ及びＰｉ＋
１を線１０２を介して補間計算回路１５へ出力する。従
つてメモリ１４は１アドレスに基づいて連続する２アド
レスを選択できるメモリが望ましいが、通常のメモリを
用いてアクセスを２回行つてもよい。第４図において期
間Ｔ１はこのデータの読出しに要する時間を表わしてい
る。次に線１０２上の２つのデータが安定した後、補間
計算回路１５には演算開始パルスＴＰ３が供給される。
（１）は線１０１を介してメモリ１４に、一方フラクシ
ヨンパート（ε）は補間計算回路へそれぞれ供給される
。メモリ１４はこのアドレス情報１に基づいて、アドレ
ス（ｊ）及び（１＋１）の２つのデータＰｉ及びＰｉ＋
１を線１０２を介して補間計算回路１５へ出力する。従
つてメモリ１４は１アドレスに基づいて連続する２アド
レスを選択できるメモリが望ましいが、通常のメモリを
用いてアクセスを２回行つてもよい。第４図において期
間Ｔ１はこのデータの読出しに要する時間を表わしてい
る。次に線１０２上の２つのデータが安定した後、補間
計算回路１５には演算開始パルスＴＰ３が供給される。
補間計算回路１５は次式に従つて補間値Ｑｉを計算する
。
。
（２成は（１）式と本質的に同じである。
ここでεはフラクシヨンパートの内容であり、［１」は
第３図ａに示す正規化された値を意味する。すなわち、
いまの場合、Ｑｉとしてなる値が求められ、この値が線
１０３上に出力される。
第３図ａに示す正規化された値を意味する。すなわち、
いまの場合、Ｑｉとしてなる値が求められ、この値が線
１０３上に出力される。
第４図においてこの演算に要する期間をＴ２で表わした
。
。
この値はセツトパルスＴＰ４によりレジスタ１６にセツ
トされた後、図示しない他の装置等へ転送される。この
間、加算器１７はレジスタ１１の内容とレジスタ１２の
内容との加算を行ない、その加算結果を線１０４に出力
している。
トされた後、図示しない他の装置等へ転送される。この
間、加算器１７はレジスタ１１の内容とレジスタ１２の
内容との加算を行ない、その加算結果を線１０４に出力
している。
線１０４上の値は（ＸＯ＋Ｄ２）である。しかして、セ
ツトパルスＴＰ５が０Ｒ回路１８を介してレジスタ１１
に供給されると、レジスタ１１，１２は（ＸＯ＋Ｄ２）
なる値がセツトされる。今度はメモ１川４からデ一３ｔ
ｐｉ＋１、Ｐｉ＋２が読み出され、なる補間値が求めら
れる。
ツトパルスＴＰ５が０Ｒ回路１８を介してレジスタ１１
に供給されると、レジスタ１１，１２は（ＸＯ＋Ｄ２）
なる値がセツトされる。今度はメモ１川４からデ一３ｔ
ｐｉ＋１、Ｐｉ＋２が読み出され、なる補間値が求めら
れる。
以下同様にして処理することができる。以上のように本
発明によれば、重み係数を補間値計算の前に求めるため
の何らの操作（例えば改めて計算するとか予め用意した
テーブルを参照する）も必要とせず、一定値を加算する
だけで自動的に決定することができる。
発明によれば、重み係数を補間値計算の前に求めるため
の何らの操作（例えば改めて計算するとか予め用意した
テーブルを参照する）も必要とせず、一定値を加算する
だけで自動的に決定することができる。
したがつて一次補間計算を著しく高速化することができ
る。なお、本発明は上記実施例に限定されるものではな
い。
る。なお、本発明は上記実施例に限定されるものではな
い。
レジスタ１１のビツト長は任意であり、またフラクシヨ
ンバートもその１／２である必要はない。また一般にｄ
１＼Ｄ２の場合に適用することかでき、任意の一次補間
処理を行なうことができる。
ンバートもその１／２である必要はない。また一般にｄ
１＼Ｄ２の場合に適用することかでき、任意の一次補間
処理を行なうことができる。
第１図は一次補間法を説明するための図、第２図は本発
明の一実施例を示す図、第３図Ａ，ｂは本発明の一実施
例におけるレジスタの内部表現を示す図、第４図は本発
明の一実施例のためのタイムチヤートである。 １１・・・・・・アキユームレート・レジスタ、１２・
・・・・・インクリメンタ・レジスタ、１４・・・・・
・メモリ、１５・・・・・補間計算回路、１Ｔ・・・・
・・加算器。
明の一実施例を示す図、第３図Ａ，ｂは本発明の一実施
例におけるレジスタの内部表現を示す図、第４図は本発
明の一実施例のためのタイムチヤートである。 １１・・・・・・アキユームレート・レジスタ、１２・
・・・・・インクリメンタ・レジスタ、１４・・・・・
・メモリ、１５・・・・・補間計算回路、１Ｔ・・・・
・・加算器。
Claims (1)
- 【特許請求の範囲】 １ サンプリング間隔ｄ＿１でサンプルされた第１のデ
ータ列を、一次補間によりサンプリング間隔ｄ＿２でサ
ンプルされた第２のデータ列に変換する装置において、
第１のデータ列を収容する記憶部と、 上位パートの内容が前記記憶部から読み出すべき１組の
被補間データのアドレスを指示し、かつ下位パートの内
容が当該１組の被補間データに対する重み係数を指示す
るレジスタと、このレジスタの上位パートの内容に従つ
て前記記憶部から読み出された１組の被補間データにつ
いて前記レジスタの下位パートの内容を重み係数として
一次補間値を算出する演算部と、前記レジスタの内容に
前記サンプリング間隔ｄ＿２に対応する値を順次加算す
る手段とを備えたことを特徴とする演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52148172A JPS599945B2 (ja) | 1977-12-12 | 1977-12-12 | 演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52148172A JPS599945B2 (ja) | 1977-12-12 | 1977-12-12 | 演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5481047A JPS5481047A (en) | 1979-06-28 |
| JPS599945B2 true JPS599945B2 (ja) | 1984-03-06 |
Family
ID=15446848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52148172A Expired JPS599945B2 (ja) | 1977-12-12 | 1977-12-12 | 演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599945B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6228650U (ja) * | 1985-08-06 | 1987-02-21 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58213384A (ja) * | 1982-06-07 | 1983-12-12 | Nippon Telegr & Teleph Corp <Ntt> | 描画像信号の表示処理法 |
| JPS59793U (ja) * | 1982-06-25 | 1984-01-06 | 住友電気工業株式会社 | フレキシブルコンテナ− |
| JPS60142738A (ja) * | 1983-12-30 | 1985-07-27 | Hitachi Ltd | 内挿近似を使用する除算装置 |
-
1977
- 1977-12-12 JP JP52148172A patent/JPS599945B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6228650U (ja) * | 1985-08-06 | 1987-02-21 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5481047A (en) | 1979-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4715257A (en) | Waveform generating device for electronic musical instruments | |
| JPS599945B2 (ja) | 演算装置 | |
| US4466111A (en) | Synchronization apparatus and method | |
| EP0412826A1 (en) | Digital signal processing | |
| JPH0331005B2 (ja) | ||
| JPH10160507A (ja) | ピーク検出装置 | |
| EP0661648A2 (en) | Digital signal processing circuit | |
| EP0241977B1 (en) | Method of and arrangement for restoring invalid samples of an equidistantly sampled signal | |
| JP3252296B2 (ja) | 波形データ出力装置 | |
| JPS616771A (ja) | 画像信号処理装置 | |
| US4258362A (en) | Phase coherent tracker of an arbitrary number of signals | |
| US8666925B1 (en) | Method for parallel computation of a finite state machine | |
| JP3223560B2 (ja) | 波形データ読出し装置 | |
| JP3007256B2 (ja) | 速度可変データ入力制御装置 | |
| SU1288726A2 (ru) | Устройство дл восстановлени непрерывных функций по дискретным отсчетам | |
| US5524221A (en) | Next instruction pointer calculation system for a microcomputer | |
| JPH0125443B2 (ja) | ||
| JPS58107713A (ja) | デイジタルフイルタ | |
| JP2960595B2 (ja) | ディジタル信号プロセッサ | |
| SU570047A1 (ru) | Устройство дл воспроизведени функций | |
| SU1481758A1 (ru) | Устройство выборки команд процессора | |
| JPH0512326A (ja) | メモリ | |
| JPH0828647B2 (ja) | メモリ装置及びそれを用いたディジタル信号処理装置 | |
| JP2624738B2 (ja) | 丸め処理方式 | |
| JPH02205937A (ja) | 情報処理システム |