JPS599945B2 - 演算装置 - Google Patents
演算装置Info
- Publication number
- JPS599945B2 JPS599945B2 JP52148172A JP14817277A JPS599945B2 JP S599945 B2 JPS599945 B2 JP S599945B2 JP 52148172 A JP52148172 A JP 52148172A JP 14817277 A JP14817277 A JP 14817277A JP S599945 B2 JPS599945 B2 JP S599945B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- value
- linear interpolation
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
この発明は一次補間演算を高速に行なう演算装置に関す
る。
る。
例えばUャ塔vリング間隔dlでサンプルされたデータ列
を、サンプリング間隔d2なるデータ列に変換する場合
にはデータの補間が必要である。
を、サンプリング間隔d2なるデータ列に変換する場合
にはデータの補間が必要である。
データの補間法は数多く知られているが、一次補間で十
分なことが多い。多量のデータの一次補間計算を実行す
るために、ディジタル計算機が使用される。
分なことが多い。多量のデータの一次補間計算を実行す
るために、ディジタル計算機が使用される。
しかしながら、従来この種の計算はソフトウェアを用い
てのみ行なわれた。一次補間計算のためには重み係数が
定められていなければならない。しかしながら、重み係
数はデータに応じて変化するのでこの計算に多くの時間
を要していた。この発明の目的は、一次補間計算の際の
重み係数の計算を行なう必要がなく、高速な演算が可能
な演算装置を提供することにある。
てのみ行なわれた。一次補間計算のためには重み係数が
定められていなければならない。しかしながら、重み係
数はデータに応じて変化するのでこの計算に多くの時間
を要していた。この発明の目的は、一次補間計算の際の
重み係数の計算を行なう必要がなく、高速な演算が可能
な演算装置を提供することにある。
第1図に示すように、サンプリング間隔dlでサンプル
された第1のデータ列Pi、Pi+1、・ ・・があり
、これをサンプリング間隔d2でサンプルされた第2の
データ列P’に、P’に+7、・ ・・に、一次補間す
る場合について説明する。
された第1のデータ列Pi、Pi+1、・ ・・があり
、これをサンプリング間隔d2でサンプルされた第2の
データ列P’に、P’に+7、・ ・・に、一次補間す
る場合について説明する。
第2のデータ列中の任意の点P’にのデータは次式に従
う一次補間値である。P’に■α・Pi+1+β・ P
i・・・・・・(1)(α+β=1)ここでα・βは重
み係数である。
う一次補間値である。P’に■α・Pi+1+β・ P
i・・・・・・(1)(α+β=1)ここでα・βは重
み係数である。
第1図から明らかなように異なるデータに応じて計算に
必要となる重み係数が異なる。第2図は本発明の一実施
例を示す図である。
必要となる重み係数が異なる。第2図は本発明の一実施
例を示す図である。
11は32ビットのアキユームレード・レジスタ、12
はインクリメント・レジスタ、13はセレクメ、14は
第1のデーノ列を収容するメモリ、15は(1)式に従
う補間計算回路、16は出力レジスタ、17は加算器、
18は0R回路である。
はインクリメント・レジスタ、13はセレクメ、14は
第1のデーノ列を収容するメモリ、15は(1)式に従
う補間計算回路、16は出力レジスタ、17は加算器、
18は0R回路である。
第1のデータ列のサンプリング間隔d1をレジスタ11
内部表現で第3図aに示すように正規化しておく。いま
d1〉D2とすれば、D2はレジスタ11の内部表現で
は第3図bに示すようになる。ここでDi(1=16〜
31)はO又は1を表わす。レジスタ11の上位16ビ
ツトをアドレスパートと呼び、下位16ビツトをフラク
シヨンパートと呼ぶ。本発明においては、このアドレス
パートにより第1のデータ列のうちの2つのデータを指
示するとともに、フラクシヨンパートがこのアドレスパ
ートにより指示された2つのデータに対する重み係数と
なつていることに特徴を有する。
内部表現で第3図aに示すように正規化しておく。いま
d1〉D2とすれば、D2はレジスタ11の内部表現で
は第3図bに示すようになる。ここでDi(1=16〜
31)はO又は1を表わす。レジスタ11の上位16ビ
ツトをアドレスパートと呼び、下位16ビツトをフラク
シヨンパートと呼ぶ。本発明においては、このアドレス
パートにより第1のデータ列のうちの2つのデータを指
示するとともに、フラクシヨンパートがこのアドレスパ
ートにより指示された2つのデータに対する重み係数と
なつていることに特徴を有する。
以下第4図に示すタイミングチヤートを用いて第2図に
示す本実施例の動作を説明する。
示す本実施例の動作を説明する。
まず、外部から初期値X。
及びD2とが供給されると、セツトパルスTPlによつ
てレジスタ11及び12に夫々セツトされる。このとき
セレクタ13に供給されている信号TP2はLレベルで
あり、初期値X。を選択している。このとき、初期値X
。のアドレスパート(1)はメモl月4に収容されてい
るデータPiのアドレスiを表わしており、フラクシヨ
ンパート(ε)は重み係数α。を表わすように予め決め
られている。このようにして、初期設定が為されると、
すなわちセツトパルスTPlが供給されてから一定時間
後、信号TP2はHレベルとなり、セレク3t13は加
算器17の出力を選択して定常状態に入る。初期値X。
てレジスタ11及び12に夫々セツトされる。このとき
セレクタ13に供給されている信号TP2はLレベルで
あり、初期値X。を選択している。このとき、初期値X
。のアドレスパート(1)はメモl月4に収容されてい
るデータPiのアドレスiを表わしており、フラクシヨ
ンパート(ε)は重み係数α。を表わすように予め決め
られている。このようにして、初期設定が為されると、
すなわちセツトパルスTPlが供給されてから一定時間
後、信号TP2はHレベルとなり、セレク3t13は加
算器17の出力を選択して定常状態に入る。初期値X。
がレジスタ11にセツトされると、そのアドレスパート
(1)は線101を介してメモリ14に、一方フラクシ
ヨンパート(ε)は補間計算回路へそれぞれ供給される
。メモリ14はこのアドレス情報1に基づいて、アドレ
ス(j)及び(1+1)の2つのデータPi及びPi+
1を線102を介して補間計算回路15へ出力する。従
つてメモリ14は1アドレスに基づいて連続する2アド
レスを選択できるメモリが望ましいが、通常のメモリを
用いてアクセスを2回行つてもよい。第4図において期
間T1はこのデータの読出しに要する時間を表わしてい
る。次に線102上の2つのデータが安定した後、補間
計算回路15には演算開始パルスTP3が供給される。
(1)は線101を介してメモリ14に、一方フラクシ
ヨンパート(ε)は補間計算回路へそれぞれ供給される
。メモリ14はこのアドレス情報1に基づいて、アドレ
ス(j)及び(1+1)の2つのデータPi及びPi+
1を線102を介して補間計算回路15へ出力する。従
つてメモリ14は1アドレスに基づいて連続する2アド
レスを選択できるメモリが望ましいが、通常のメモリを
用いてアクセスを2回行つてもよい。第4図において期
間T1はこのデータの読出しに要する時間を表わしてい
る。次に線102上の2つのデータが安定した後、補間
計算回路15には演算開始パルスTP3が供給される。
補間計算回路15は次式に従つて補間値Qiを計算する
。
。
(2成は(1)式と本質的に同じである。
ここでεはフラクシヨンパートの内容であり、[1」は
第3図aに示す正規化された値を意味する。すなわち、
いまの場合、Qiとしてなる値が求められ、この値が線
103上に出力される。
第3図aに示す正規化された値を意味する。すなわち、
いまの場合、Qiとしてなる値が求められ、この値が線
103上に出力される。
第4図においてこの演算に要する期間をT2で表わした
。
。
この値はセツトパルスTP4によりレジスタ16にセツ
トされた後、図示しない他の装置等へ転送される。この
間、加算器17はレジスタ11の内容とレジスタ12の
内容との加算を行ない、その加算結果を線104に出力
している。
トされた後、図示しない他の装置等へ転送される。この
間、加算器17はレジスタ11の内容とレジスタ12の
内容との加算を行ない、その加算結果を線104に出力
している。
線104上の値は(XO+D2)である。しかして、セ
ツトパルスTP5が0R回路18を介してレジスタ11
に供給されると、レジスタ11,12は(XO+D2)
なる値がセツトされる。今度はメモ1川4からデ一3t
pi+1、Pi+2が読み出され、なる補間値が求めら
れる。
ツトパルスTP5が0R回路18を介してレジスタ11
に供給されると、レジスタ11,12は(XO+D2)
なる値がセツトされる。今度はメモ1川4からデ一3t
pi+1、Pi+2が読み出され、なる補間値が求めら
れる。
以下同様にして処理することができる。以上のように本
発明によれば、重み係数を補間値計算の前に求めるため
の何らの操作(例えば改めて計算するとか予め用意した
テーブルを参照する)も必要とせず、一定値を加算する
だけで自動的に決定することができる。
発明によれば、重み係数を補間値計算の前に求めるため
の何らの操作(例えば改めて計算するとか予め用意した
テーブルを参照する)も必要とせず、一定値を加算する
だけで自動的に決定することができる。
したがつて一次補間計算を著しく高速化することができ
る。なお、本発明は上記実施例に限定されるものではな
い。
る。なお、本発明は上記実施例に限定されるものではな
い。
レジスタ11のビツト長は任意であり、またフラクシヨ
ンバートもその1/2である必要はない。また一般にd
1\D2の場合に適用することかでき、任意の一次補間
処理を行なうことができる。
ンバートもその1/2である必要はない。また一般にd
1\D2の場合に適用することかでき、任意の一次補間
処理を行なうことができる。
第1図は一次補間法を説明するための図、第2図は本発
明の一実施例を示す図、第3図A,bは本発明の一実施
例におけるレジスタの内部表現を示す図、第4図は本発
明の一実施例のためのタイムチヤートである。 11・・・・・・アキユームレート・レジスタ、12・
・・・・・インクリメンタ・レジスタ、14・・・・・
・メモリ、15・・・・・補間計算回路、1T・・・・
・・加算器。
明の一実施例を示す図、第3図A,bは本発明の一実施
例におけるレジスタの内部表現を示す図、第4図は本発
明の一実施例のためのタイムチヤートである。 11・・・・・・アキユームレート・レジスタ、12・
・・・・・インクリメンタ・レジスタ、14・・・・・
・メモリ、15・・・・・補間計算回路、1T・・・・
・・加算器。
Claims (1)
- 【特許請求の範囲】 1 サンプリング間隔d_1でサンプルされた第1のデ
ータ列を、一次補間によりサンプリング間隔d_2でサ
ンプルされた第2のデータ列に変換する装置において、
第1のデータ列を収容する記憶部と、 上位パートの内容が前記記憶部から読み出すべき1組の
被補間データのアドレスを指示し、かつ下位パートの内
容が当該1組の被補間データに対する重み係数を指示す
るレジスタと、このレジスタの上位パートの内容に従つ
て前記記憶部から読み出された1組の被補間データにつ
いて前記レジスタの下位パートの内容を重み係数として
一次補間値を算出する演算部と、前記レジスタの内容に
前記サンプリング間隔d_2に対応する値を順次加算す
る手段とを備えたことを特徴とする演算装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52148172A JPS599945B2 (ja) | 1977-12-12 | 1977-12-12 | 演算装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52148172A JPS599945B2 (ja) | 1977-12-12 | 1977-12-12 | 演算装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5481047A JPS5481047A (en) | 1979-06-28 |
JPS599945B2 true JPS599945B2 (ja) | 1984-03-06 |
Family
ID=15446848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52148172A Expired JPS599945B2 (ja) | 1977-12-12 | 1977-12-12 | 演算装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS599945B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6228650U (ja) * | 1985-08-06 | 1987-02-21 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58213384A (ja) * | 1982-06-07 | 1983-12-12 | Nippon Telegr & Teleph Corp <Ntt> | 描画像信号の表示処理法 |
JPS59793U (ja) * | 1982-06-25 | 1984-01-06 | 住友電気工業株式会社 | フレキシブルコンテナ− |
JPS60142738A (ja) * | 1983-12-30 | 1985-07-27 | Hitachi Ltd | 内挿近似を使用する除算装置 |
-
1977
- 1977-12-12 JP JP52148172A patent/JPS599945B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6228650U (ja) * | 1985-08-06 | 1987-02-21 |
Also Published As
Publication number | Publication date |
---|---|
JPS5481047A (en) | 1979-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4715257A (en) | Waveform generating device for electronic musical instruments | |
JPS599945B2 (ja) | 演算装置 | |
US4466111A (en) | Synchronization apparatus and method | |
EP0412826A1 (en) | Digital signal processing | |
JPH0331005B2 (ja) | ||
JPH10160507A (ja) | ピーク検出装置 | |
EP0661648A2 (en) | Digital signal processing circuit | |
EP0241977B1 (en) | Method of and arrangement for restoring invalid samples of an equidistantly sampled signal | |
JP3252296B2 (ja) | 波形データ出力装置 | |
JPS616771A (ja) | 画像信号処理装置 | |
US4258362A (en) | Phase coherent tracker of an arbitrary number of signals | |
US8666925B1 (en) | Method for parallel computation of a finite state machine | |
JP3223560B2 (ja) | 波形データ読出し装置 | |
JP3007256B2 (ja) | 速度可変データ入力制御装置 | |
SU1288726A2 (ru) | Устройство дл восстановлени непрерывных функций по дискретным отсчетам | |
US5524221A (en) | Next instruction pointer calculation system for a microcomputer | |
JPH0125443B2 (ja) | ||
JPS58107713A (ja) | デイジタルフイルタ | |
JP2960595B2 (ja) | ディジタル信号プロセッサ | |
SU570047A1 (ru) | Устройство дл воспроизведени функций | |
SU1481758A1 (ru) | Устройство выборки команд процессора | |
JPH0512326A (ja) | メモリ | |
JPH0828647B2 (ja) | メモリ装置及びそれを用いたディジタル信号処理装置 | |
JP2624738B2 (ja) | 丸め処理方式 | |
JPH02205937A (ja) | 情報処理システム |