SU1288726A2 - Устройство дл восстановлени непрерывных функций по дискретным отсчетам - Google Patents
Устройство дл восстановлени непрерывных функций по дискретным отсчетам Download PDFInfo
- Publication number
- SU1288726A2 SU1288726A2 SU843764066A SU3764066A SU1288726A2 SU 1288726 A2 SU1288726 A2 SU 1288726A2 SU 843764066 A SU843764066 A SU 843764066A SU 3764066 A SU3764066 A SU 3764066A SU 1288726 A2 SU1288726 A2 SU 1288726A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- switch
- signal
- code
- input
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике. Цель изобретени - повьпиение точности восстановлени функций с учетом непрерывности их первых производных . Устройство содержит входной коммутатор 1, блок 2 синхронизации, генератор 3 временных интервалов, п+1 блоков пам ти 4, кодоуправ- л емых делителей 5 напр жени , запоминающий блок 6, выходной сумматор 7, выходной коммутатор 8 и фильтр 9 нижних частот.- Б каждый момент времени с выхода коммутатора 1 на п кодоуправл емых делителей напр жени поступают сигналы узловых значений ординат с нескольких шин ввода, а на (п+1)-й кодоуправл емый делитель напр жени - значение первой производной сигнала на конце предыдущего интервала интерпол ции. По этим значени м формируетс интерполированный отсчет сигнала. Повышение точности восстановлени достигаетс за счет сохранени непрерывности первой производной при переходе от одного интервала интерпол ции к другому. 3 ил.., 1 табл. Q S (Л 14) Фиг.1
Description
Изобретение относитс к автоматике и вычислительной технике, в частности к устройствам преобразовани дискретных отсчетов сигнала в непрерывный сигнал, и вл етс усо- вершенствованием известного устройства по авт.св. № 1125632.
Цель изобретени - повьшение точности восстановлени функций с учетом непрерывности их первых производных .
На фиг. 1 изображена блок-схема устройства дл восстановлени не- прерьгоных функций по дискретным отсчетам , на фиг. 2 -,структурна схема блока синхронизации, на фиг. 3 - структурна схема коммутатора (входного ) .
Устройство (фиг. ) содержит . входной коммутатор 1, блок 2 синхронизации , генератор 3 временнь1х интервалов , блоки 4-1,,..,4-(п+1) пам ти , кодоуправл емые делители 5-1, ...,5-(п+1) напр жени , запоминаю- 1ЦИЙ бло1с 6, выходной сумматор 7, выходной коммутатор 8 и фильтр 9 нижних частот. Блок 2 синхронизации (фиг. 2) содержит двоичный счетчик 10 и блок 11 пам ти, перва , втора и треть группы выходов которого вл ютс соответственно первым, вторым и третьим выходами блока 2 синхронизации . Коммутатор 1 (фиг. 3) выполнен на счетчике 12 и мультиплексорах 13. Счетный вход счетчика . 12 вл етс управл ющим входом коммутатора 1
В блоки 4 пам ти с номерами с 4-1 по 4-h записаны наборы коэффициентов , пропорциональных весам, с которыми узлова ордината, соответствующа данному блоку пам ти, входит, -в выходной сигнал. В блоке 4 пам ти с номером (п+1) содержатс коэффи- , циенты, соответствующие весам, с которыми в., выходной сигнал входит значение первой производной того же сигнала на конце предыдущего интервала интерпол ции.
I
Число таких коэффициентов в каждом блоке пам ти определ етс числом интерполируемых точек между дву м соседними узловыми значени ми функции. В частности, при интерпол ции кубическим рекурентным сплайном на интервале изменени аргумента хе{х.,х,. значени коэффициентов дл промежуточных точек интерпол ции могут быть определены из выражени
0
5
f(x)f(х.)1+(З-с)Г-(4-с)ст2- -(4-c)(3-c)(x.,,,)cr + (l-c) r +f(x. )t-(3-c)T + (3-c)c1 + (l-c). ( (c-2)(t-ct -(l-c) ,
где f(x. ) ,f ( f (х. ) - узловые
значени ординат; с - посто нный коэффициент-,
выбираемый в пределах (1,31 7: - нормированное текущее значение аргумента,Т6Ю, П ; a j - значение первой производной на конце предьщущего интервала интерпол ции 5 x€tx..,,x.l.
Принцип действи устройства состоит в том, что в каждый момент времени с выхода коммутатора 1 на первые п кодоуправл емые делители ,...,5-п напр жени поступают сигналы узловых значений ординат 6 нескольких шин ввода (дл интерпол -, ции сплайном третьего пор дка .- с трех шин),1 а на кодоуправл емый делитель 5-(n-t-l) напр жени - значение первой производной сигнала на конце предыдущего интервала интерпол ции . По этим значени м в устройстве генерируетс интерполирован- ньй отсчет сигнала. При этом кажда цепь, состо ща из блока 4 пам ти и кодоуправл емого делител 5 напр жени , вычисл ет свою составл ющую выходного сигнала. Каждому моменту ,времени соответствует свой набор коэффициентов в блоках 4 пам ти..
Устройство работает следующим образом .
С шин ввода узловых значений на сигнальные входы коммутатора 1 поступают значени ординат, подлежащие интерпол ции. На п выходов коммутатора 1 по сигналу с блока 2 синхронизации выдаютс в каждый момент времени только п из них. Эти сигналы поступают на сигнальные входы п |кодоуправл емых делителей 5 напр же- ни , а на сигнальный вход (п+1)-го кодоуправл емого делител 5-(п+) напр жени поступает сигнал с выхода запоминающего блока 6. В кодо- управл емых делител х 5 напр жени происходит умножение входных сигналов на соответствующие коэффициенты , записанные предварительно в бло- ки 4 пам ти.
С выходов кодоуправл емых делителей 5 напр жени сигналы поступают на входы сумматора 7, а с его выхо0
5
0
5
0
да на вход вьгкодного коммутатора 8, с первого выхода которого через фильтр 9 нижних частот - на выход устройства.
При интерпол ции сплайном третьего пор дка при четырех интерполируемых точках на интервале под действием сигнала о начале очередного интервала интерпол ции, поступившего с генератора 3, блок 2 синхронизаци выдает сигнал на управл ющий вход коммутатора 1-. Последний при этом вьщает на свои выходы три значени ординат: на первый выход - сигнал f( ) иа второй выход - сигнал f(х.) и на третий выход - сигнал f(x i.,).
с второго выхода блока 2 синхронизации на,адресные входы блоков 4 пам ти поступает код 0. При этом соответствующие значени коэффициентов считываютс из блоков 4 пам ти на входы кодоуправл емых делителей 5 напр жени и умножаютс на значени соответствующих отсчетов восстанавливаемой функции (в п делител х ), а в (п+1)-м делителе на значение , поступившее с выхода запоминающего блока 6. В начальный момент времени сигнал на выходе запоминающего блока 6 равен нулю. Полученные произведени поступают на входы сумматора 7 и далее через коммутатор 8 И фильтр 9 на выход устройства.
Генератор 3 подает в блок 2 синхронизации сигналы, соответствующие следующим моментам времени Т восстановлени промежуточных значений функции на интервале интерпол ции х j, X. . При этом состо ние коммутатора и запоминающего блока 6 не измен етс , а происходит изменение значений весовых коэффициентов, считываемых с выходов блоков 4 пам ти на кодоуправл емые делители 5. Опи- санный процесс повтор етс до завер- щени обработки текущего интервала
интерпол ции. I
Затем генератор 3 подает в блок
2 синхронизации сигнал о конце интервала интерпол ции. По этому сигналу на третьем выходе блока 2 синхронизации по вл етс сигнал, поступающий на управл ющий вход выходного коммутатора 8. С второго выхода бло- ка 2 синхронизации поступает сигнал на адресные входы блоков 4 пам ти, по которому из них на кодоуправл емые делители 5 напр жени подаютс
O
5
0
5
весовые коэффициенты, соответствующие вычислению первой 11роизводной на конце интервала интерпол ции. Полученные произведени поступают на сумматор 7, а результирующий сигнал с выхода сумматора поступает через выходной коммутатор 8 на вход запоминающего блока 6, в котором теперь хранитс новое значение производной.
Затем с первого выхода блока 2 синхронизации на управл ющий вход коммутатора 1 поступает сигнал, под действием которого на выходах ком- мутат.ора 1 происходит циклическа смена сигналов: с первого выхода - на второй, с второго - на третий и т.д. На первый выход коммутатора 1 поступает новое значение сигнала f(x. ) из совокупности дискретных отсчетов ординат интерполируемой функции. Далее процесс повтор етс аналогично описанному.
Блок 2 синхронизации (фиг.-2) работает следующим образом.
Каждый импульс, поступивщий на его вход с выхода генератора 3, мен ет , состо ние счетчика 10. В соответствии с состо нием счетчика 10 мен етс сигнал на его выходах-. Под 0 действием этого сигнала на выходах блока 11 пам ти по вл ютс выходные сигналы. При четырех промежуточных точках на интервале используетс блок 11 пам ти, содержащий двенадцать слов по п ть двоичных разр дов.
5
Б блок 11 пам ти записываетс информаци , отображенна в таблице.
40
45
О о
о о
о о
о о
5 6
7
О О
о о
о о
Продолжение таблицы,
При этом значение из первого разр да подаетс на управл ющий вход входного коммутатора 1, из разр дов с 2 по 4 -1 на адресные входы блоков 4 пам ти, с последнего п того разр да - на управл ющий вход выходного коммутатора 8. Под действием эти сигналов последовательно выбираютс значени коэффициентов из блоков 4 пам ти, соответствующих вычислению интерполируемых значений по соотно- щению (1), затем переключаетс выходной коммутатор 8 и вычисл етс значение , которое записываетс блок 6, и в последнем такте (слово 12, таблица) подаетс сигнал, измен ющий состо ние выходного коммутатора 1, Затем цикл работы повтор етс .
Таким образом, предлагаемое устройство позвол ет повысить то шость
восстановленин непрерывных сигналов за счет сохранени непрерывности первой производной при переходе от одного интервала интерпол ции к другому.
Claims (1)
- Формула изобретениУстройство дл восстановлени непрерывных функций по дискретным отсчетам по авт.св. № 1125632, о т- личающеес тем, что, с целью повьшени точности восстановлени функций с учетом непрерывности их первых производных, в него дополнительно введены выходной коммутатор , фильтр нижних частот, запоминающий блок, (п+1)-й кодоуправл емый делитель напр жени и ()-t блок пам ти, соединенный адресным входом с вторым выходом блока синхронизации,а выходом - с управл ющим входом (п+1 )-го кодоуправл емого делител напр жени , подключенного сигнальным вхо25дом к выходу запоминающего.блока,а.выходом - к соответствующему входу , выходного сумматора, выход которого соединен с сигнальным входом выходного коммутатора, подключенного управл ющим входом к третьему выходу 30 блока синхронизации, а первым и вторым выходами - к входам фильтра нижних частот и запоминающего блока соответственно.- 7J/2Составитель С.Казинов Редактор Н.Бобкова Техред М.ХоданичЗаказ 7811/49 Тираж 694ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва,Ж-35, Раушска наб., д. 4/5Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4I-13/J- -.зКорректор Л.Пилипенко
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843764066A SU1288726A2 (ru) | 1984-06-26 | 1984-06-26 | Устройство дл восстановлени непрерывных функций по дискретным отсчетам |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843764066A SU1288726A2 (ru) | 1984-06-26 | 1984-06-26 | Устройство дл восстановлени непрерывных функций по дискретным отсчетам |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1125632 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1288726A2 true SU1288726A2 (ru) | 1987-02-07 |
Family
ID=21128030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843764066A SU1288726A2 (ru) | 1984-06-26 | 1984-06-26 | Устройство дл восстановлени непрерывных функций по дискретным отсчетам |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1288726A2 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2660320C2 (ru) * | 2015-07-16 | 2018-07-05 | Федеральное государственное бюджетное научное учреждение "Институт природно-технических систем" (ИПТС) | Способ дискретизации и восстановления непрерывного сигнала |
-
1984
- 1984-06-26 SU SU843764066A patent/SU1288726A2/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2660320C2 (ru) * | 2015-07-16 | 2018-07-05 | Федеральное государственное бюджетное научное учреждение "Институт природно-технических систем" (ИПТС) | Способ дискретизации и восстановления непрерывного сигнала |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3997773A (en) | Interpolating digital filter with input buffer | |
KR930001296B1 (ko) | 보간용 시간이산 필터장치 | |
JPS6336572B2 (ru) | ||
SU1288726A2 (ru) | Устройство дл восстановлени непрерывных функций по дискретным отсчетам | |
US4149258A (en) | Digital filter system having filters synchronized by the same clock signal | |
US5761100A (en) | Period generator for semiconductor testing apparatus | |
SU1363460A1 (ru) | Устройство дл аналого-цифрового преобразоввани | |
SU1653153A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
JPH0120805B2 (ru) | ||
SU1653154A1 (ru) | Делитель частоты | |
SU684561A1 (ru) | Функциональный генератор напр жени | |
SU714634A1 (ru) | Умножитель частоты | |
SU1069169A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU1432514A1 (ru) | Устройство дл формировани широкополосного случайного процесса | |
SU1559334A1 (ru) | Устройство дл моделировани дискретных ортогональных сигналов | |
SU960838A1 (ru) | Функциональный преобразователь | |
SU888073A1 (ru) | Линейный интерпол тор | |
SU1201836A1 (ru) | Устройство дл вычислени модул вектора | |
SU667966A1 (ru) | Устройство дл сравнени чисел | |
SU580634A1 (ru) | Умножитель частоты импульсов | |
SU1425825A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1405074A1 (ru) | Интерпол тор | |
SU1734102A1 (ru) | Устройство дл воспроизведени функций | |
SU1640709A1 (ru) | Устройство дл выполнени быстрого преобразовани Фурье | |
SU877787A1 (ru) | Программно-управл емый цифровой фильтр |