SU1734102A1 - Устройство дл воспроизведени функций - Google Patents
Устройство дл воспроизведени функций Download PDFInfo
- Publication number
- SU1734102A1 SU1734102A1 SU904813440A SU4813440A SU1734102A1 SU 1734102 A1 SU1734102 A1 SU 1734102A1 SU 904813440 A SU904813440 A SU 904813440A SU 4813440 A SU4813440 A SU 4813440A SU 1734102 A1 SU1734102 A1 SU 1734102A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- register
- multipliers
- code
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике, в частности к устройствам дл воспроизведени функций. Цель изобретени - расширение области применени за счет определени максимального значени спектральной функции между ее соседними отсчетами. Устройство дл воспроизведени функций содержит два блока пам ти 1 и 11, четыре умножител 2, 3, 4 и 5, сумматор 6, регистры 7, 8 и 9, компаратор 10, накапливающий сумматор 12, триггер 13 и элемент И 14. Принцип действи устройства основан на аппроксимации воспроизводимых спектральных функций базисными сплайнами. Сравнение между собой текущих значений воспроизводимой функции и выделение ее наибольшего значени позвол ют расширить область применени устройства. 1 ил.
Description
Изобретение относитс к вычислительной технике и может быть использовано дл быстрого определени максимального значени спектральной функции между ее соседними отсчетами, полученными после дискретного спектрального преобразовани (например, после БПФ).
Известно устройство дл воспроизведени функций, содержащее два реверсивных регистра сдвига, три счетчика, два блока пам ти, два дешифратора, восемь цифроа- налоговых преобразователей, элементы И, И-НЕ, НЕ, ИЛИ, два триггера, операционный усилитель и источник опорного напр жени .
Известно устройство дл воспроизведени функций, содержащее генератор тактовых импульсов, блок синхронизации,
входной коммутатор, выходной суммирующий усилитель и четыре цифроаналоговых блока умножени .
Недостатком известных устройств вл етс отсутствие возможности определени максимального значени спектральной функции между ее соседними отсчетами.
Наиболее близким к предлагаемому вл етс цифровое устройство дл воспроизведени функций, содержащее регистр аргумента, счетчик, элемент И, две схемы сравнени , два блока пам ти, шесть блоков умножени , четыре комбинационных сумматора , блок задани шага, элемент И-НЕ и элемент задержки.
Недостатком данного устройства вл етс отсутствие возможности определени
VI CJ
О
ю
максимального значени спектральной функции между ее соседними отсчетами,
Цель изобретени - расширение области применени за счет определени максимального значени спектральной функции между ее соседними отсчетами.
Поставленна цель достигаетс тем, что в устройство, содержащее два блока пам ти , первый из которых подключен выходами кодов коэффициентов разложени к входам первых сомножителей четырех умножителей , соединенных выходами с входами сумматора , первый регистр, подключенный информационным входом к входу задани шага изменени аргумента устройства, а выходом к информационному входу накапливающего сумматора, соединенного входом сброса с входом запуска устройства, а входом записи с выходом элемента И, подключенного первым входом к входу такто- вых импульсов устройства, и компаратор кодов, дополнительно введены второй и третий регистры и триггер, подключенный выходом к второму входу элемента И, входом установки в единицу к входу запуска устройства и входу сброса второго регистра, а входом обнулени к выходу переполнени накапливающего сумматора, выходу сигнала готовности устройства и входу записи третьего регистра, соединенного выходом с выходом кода результата устройства, а информационным входом с выходом второго регистра и первым входом компаратора кодов , подключенного вторым входом к выходу сумматора и информационному входу второго регистра, а выходом к входу записи второго регистра, причем входы вторых сомножителей четырех умножителей соедине- ны с выходами кодов соответствующих базисных функций второго блока пам ти, подключенного адресным входом к выходу кода младших разр дов накапливающего сумматора, соединенного выходом кода старших разр дов с адресным входом первого блока пам ти, подключенного управл - ющим и информационным входами к входу записи и входу коэффициентов разложени устройства соответственно.
На чертеже приведена схема предлагаемого устройства.
Устройство дл воспроизведени функций содержит блок 1 пам ти, четыре умножител 2-5, сумматор 6, три регистра 7, 8 и 9, компаратор 10, блок 11 пам ти накапливающий сумматор 1, триггер 13 и элемент И 14.
Устройство работает следующим образом .
В регистр 9 записываетс код шага, обеспечивающий изменение адреса участка
в накапливающем сумматоре. Старший разр д этого кода вл етс младшим разр дом в группе разр дов, подаваемых с выхода накапливающего сумматора на адресный вход блока 1 пам ти.
На вход устройства Коэффициенты подаютс параллельно первые четыре коэффициента аппроксимируемой функции в (0), в (1), в (2), в (3). Подаетс сигнал Запись, и производитс запись в блок 1 пам ти. По сигналу Такт измен етс адрес, подаваемый на блок 1 пам ти, и на вход Коэффициенты подаетс следующа группа коэффициентов, сдвинута по номерам на 1 : в (1), в (2), в (3), в (4). Таким образом записываютс сплайн- коэффициенты на всех участках функции.
По сигналу Старт сбрасываетс накапливающий сумматор 12 и триггер 13 устанавливаетс в единичное состо ние. По сигналу Такт происходит увеличение кода в накапливающем сумматоре 12, На выходе блока 1 пам ти по вл ютс коэффициенты, соответствующие данному участку разбиени На выходе блока 11 пам ти образуютс значени четырех базисных функций, которые на умножител х 2-5 умножаютс на соот ветствующие коэффициенты разложени , Результаты умножени складываютс на сумматоре 6, и сумма поступает на компаратор 10, сравнивающий ее с результатом предыдущего суммировани , содержащимс в регистре 7. Если текущий результат больше предыдущего, то он записываетс в регистр 7.
По импульсам Такт вычислени повтор ютс до переполнени накапливающего сумматора 12, которое формирует сигнал на выходе Готов устройства и записывает код максимума в регистр 8.
Таким образом, благодар новому построению схемы, введенным новым блокам и св з м и применению аппроксимации базисными сплайнами устройство дл воспроизведени функций позвол ет определ ть максимальное значение спектральной функции между ее соседними отсчетами.
Claims (1)
- Формула изобретениУстройство дл воспроизведени функций , содержащее два блока пам ти, первый из которых подключен выходами кодов коэффициентов разложени к входам первых сомножителей четырех умножителей, соединенных выходами с входами сумматора, первый регистр, подключенный информационным входом к входу задани шага изменени аргумента устройства, а выходом - к информационному входу накапливающего сумматора, соединенного входом сброса с входом запуска устройства, а входом записи с выходом элемента И, подключенного первым входом к входу тактовых импульсов устройства , и компаратор кодов, отличающеес тем, что, с целью расширени области применени путем определени максимального значени спектральной функции между ее соседними отсчетами, в него дополнительно введены второй и третий регистры и триггер, подключенный выходом к второму входу элемента И, входом установки в 1 к входу запуска устройства и входу сброса второго регистра, а входом обнулени к выходу переполнени накапливающего сумматора, выходу сигнала готовности устройства и ьходу записи третьего регистра, соединенного выходом с выходом кода результата устройства, а информационным входом с выходом второго регистра05и первым входом компаратора кодов, подключенного вторым входом к выходу сумматора и информационному входу второго регистра, а выходом к входу записи второго регистра, причем входы вторых сомножителей четырех умножителей соединены с выходами кодов соответствующих базисных функций второго блока пам ти, подключенного адресным входом к выходу кода младших разр дов накапливащего сумматора, соединенного выходом кода старших разр дов с адресным входом первого блока пам ти , подключенного управл ющим и информационным входами к входу записи и входу коэффициентов разложени устройства соответственно,КоэффициентыЗаписьШаг. ТактOragaВыходГотоЗ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904813440A SU1734102A1 (ru) | 1990-04-11 | 1990-04-11 | Устройство дл воспроизведени функций |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904813440A SU1734102A1 (ru) | 1990-04-11 | 1990-04-11 | Устройство дл воспроизведени функций |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1734102A1 true SU1734102A1 (ru) | 1992-05-15 |
Family
ID=21507833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904813440A SU1734102A1 (ru) | 1990-04-11 | 1990-04-11 | Устройство дл воспроизведени функций |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1734102A1 (ru) |
-
1990
- 1990-04-11 SU SU904813440A patent/SU1734102A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1229780, кл. G 06 G 7/26, 1984. Авторское свидетельство СССР № 1167746, кл. G 06 G 7/26, 1983. Авторское свидетельство СССР Ne 1532945, кл. G 06 F 15/31, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4754421A (en) | Multiple precision multiplication device | |
SU1313362A3 (ru) | Цифровой фильтр | |
US4947363A (en) | Pipelined processor for implementing the least-mean-squares algorithm | |
US4115867A (en) | Special-purpose digital computer for computing statistical characteristics of random processes | |
SU1734102A1 (ru) | Устройство дл воспроизведени функций | |
SU1335994A1 (ru) | Интегратор с воспроизведением вариаций интеграла | |
US5781462A (en) | Multiplier circuitry with improved storage and transfer of booth control coefficients | |
JPS60114020A (ja) | 非巡回型デジタルフィルタ回路 | |
JPH0741213Y2 (ja) | Firフィルタ | |
RU2097828C1 (ru) | Программируемый цифровой фильтр | |
SU1387174A1 (ru) | Цифровой фильтр | |
SU1057942A1 (ru) | Устройство дл вычислени функции @ =2 @ | |
SU1234847A1 (ru) | Устройство дл ортогонального преобразовани цифровых сигналов по уолшу-адамару | |
SU1153320A1 (ru) | Устройство дл воспроизведени функций табличным методом | |
SU1156069A1 (ru) | Устройство масштабировани цифрового дифференциального анализатора | |
SU1631554A1 (ru) | Устройство дл вычислени преобразовани Фурье-Галуа | |
SU1300492A1 (ru) | Функциональный преобразователь | |
SU1645966A1 (ru) | Устройство дл вычислени преобразовани Фурье - Галуа | |
SU1265795A1 (ru) | Устройство быстрого преобразовани сигналов по Уолшу с упор дочением по Адамару | |
RU2037198C1 (ru) | Устройство для определения корреляционной функции | |
RU1789992C (ru) | Устройство дл вычислени преобразовани Фурье-Галуа | |
SU1198536A1 (ru) | Цифровой экстрапол тор | |
SU1156066A1 (ru) | Устройство дл умножени двоичных чисел | |
SU1405053A1 (ru) | Квадратор | |
SU1432510A1 (ru) | Вычислительное устройство |