SU1432514A1 - Устройство дл формировани широкополосного случайного процесса - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано в качестве задающей части цифровых систем автоматического управлени . Цель изобретени  - расширение класса решаемых задач за счет формировани  случайного процесса с расширенным частотным диапазоном спектра. Устройство содержит генератор шума, блок умножени , два блока пам ти, узел вычислени  текущей реализации случайного процесса, мультиплексор , три регистра, три элемента И, три триггера, элемент ИЛИ, блок управлени . Поставленна  цель достигаетс  за счет введени  новых блоков с соответствующими функциональными св з ми. 3 з.п. ф-лы, 6 ил., 4 табл. с ® (Л

Description

со

5 СП

: Изобретение относитс  к средствам формировани  и управлени  случайным Процессом с заданными спектральными сарактеристиками и может быть использовано в качестве задающей части цифровых систем автоматического управлени  широкополосной случайной вибрацией , а также в системах имитационного моделировани  сложных объектов.

Цель изобретени  - расширение jcnacca решаемых задач за счет форми- |эовани  случайного процесса с расширенным частотным диапазоном спектра, I На фиг.1-4 представлены структур- рые схемы устройства дл  формировани  1рокополосного случайного процесса, : енератора птума, первого блока пам ти , узла вычислени  текущей реализации случайного процесса соответствен- ист на фиг,5 и 6 - временные диаграм- иы работы генератора шума и устройства в целом соответственно.

Устройство дл  формировани  широ- 1СОПОЛОСНОГО случайного процесса содержит генератор 1 шума,, блок 2 умно- зкени , первьй 3 и второй 4 блоки пам ти , узел 5 вычислени  текущей реализации случайного процесса, мультиплексор 6, регистр 7, блок 8 управле- $и , узел 9 адаптации, которьй содер- ит первый 10 и второй 11 регистры, флок 12 пам :ти, первьш 13, второй 14 $ третий 15 элементы И, первьй 16, торой 17 и третий 18 триггеры, эле- фент НЕ 19.

I Генератор шума содержит генератор 0 тактовых импульсо в, триггер 21, йчетчик 22, первьй элемент И 23, эле- ijieHT 24 задержки, элемент НЕ 25, эле- ijieHT ИЛИ 26, дешифратор 27,, одновиб- ратор 28, второй элемент И 29, блок элементов И 30, регистр 31 сдвига, регистр 32, первьй 33 и второй 34 элементы ИСКЛШАМЦЕЕ ИЛИ,

Первый блок пам ти содержит первый 35, второй 36, третий 37, четвертый 38,.п тьй 39, шестой 40 мультиплексоры , первьй 41 и второй 42 буферы .

Узел вычислени  текущей реализации случайного гфоцесса содержит блок 43 адресации, блок 44 пам ти, блок 45 1чикропрограммного управлени , мультиплексор 46, первый 47 и второй 48 арифметические блоки, счетчик 49, первый 50 и второй 51 триггеры, эле мент И 52, ;и1емент ИСКШОЧАКХЦЕЕ ИЛИ 53

0

5

0

5

0

5

0

5

Блок управлени  содержит генератор 54 тактовых импульсов, элемент 35 задержки , первьй 56 и второй счетчики 57, мультиплексор 58.

На фиг.6 показаны следующие диаграммы : «- ТИ2; - сигналы на входе задани  режима устройства,- в - сигналы первого триггера 16j г - сигналы второго триггера 17J - третьего триггера 18 е - сигналы на выходе элемента И 15; ж - сигналы генерато- .ра 54 тактовых импульсов} г- сигналы на выходах т-разр дного счетчика 56 и - ТИ1-; к - сигналы работы генератора 1 шума и блока 2 умножени ; л- TH3i W- ТИ4; к- работа буфера пам ти , из которого на выход устройства вьщаетс  реализаци  сформированного случайного процессаJ о - работа буфера пам ти, с которым работает узел 5 пам ти вычислени  теку1цей реализации случайного процессаJ п - последовательность данных на входе узла 5j р - последовательность данных на выходе узла 5; - пр ма  последовательность данных - - двоично-инверсна  последовательность.

Устройство осуществл ет формирование широкополосного случайного процесса х(п), п 0,N-1 с заданным спектром согласно выражению

х(п) F Сх(МбО) , (1) где F - обратное быстрое преобразование Фурье (БПФ); X(kdu)) - вектор коэффициентов Фурье

(ВКФ) формируемого случай- ного процесса х(п), спект- ральные свойства которого определ ютс  требуемой формирующей матрицей H(lt4oJ):

X(kda)) H()- ц(Ш) ,

k 0,(N/2-1),(2)

где N - Х1ИСЛО временных отсчетов в выходной реализации формируемого процесса j ЛИ(} разрешение по частоте j lyCk/itA)) - ВКФ белого шума (п).

Дл  формировани  йирокополосного случайного процесса в реальном мае-, штабе времени устройство работает следующим обра,зом.

Пока на выход устройства из первого буфера 41 пам ти первого блока 3 пам ти с частотой дискретизации fд вьщаетс  N отсчетор одной реализации случайного процесса, узел 5 вычислени  текущей реализагщи случайного процесса рассчитывает по формуле (1)

во втором буфере 42 пам тн первого блока 3 пам ти новую реализацию случайного процесса из N отсчетов. После вьщачи на выход-устройства последнего отсчета реализации случайного процесса , находившейс  в первом буфере 41 пам ти, производитс  переключение буферов пам ти, что осуществл етс  мультиплексированием информационных и адресных входов, а также выходов буферов пам ти (фиг.З) группой мультиплексоров 35-40, управл емых сигналом , поступающим на вход синхронизации первого блока пам ти 3. Теперь первый буфер пам ти работает с арифметическими блоками узла 5 вычислени  текущей реализации случайного процесса , а из второго буфера 42 пам ти производитс  вьщача на выход устрой- ства только что полученной реализации процесса х(п) из N отсчетов. Далее процесс повтор етс .

После считывани  на выход устрой-

10

20

32514

разр дных псевдослучайных чисел, который реализован на s-разр дном регистре 31 сдвига и элементах ИСКЛЮЧАЮЩЕЕ ИЛИ 33 и 34. В исходном состо нии в регистре 31 сдвига находитс  произвольный код, отличный от нул . Триггер 21 сброшен, в счетчике 22 записан к од, равный q. При поступлении сигнала на вход синхронизации генератора шума триггер 21 устанавливаетс  в единицу, разреша  прохождение сигналов от генератора 20 тактовых шшуль- сов на вычитающий вход счетчика 22 и | на вход разрешени  сдвига регистра 31 сдвига. После того, как будет проведено q сдвигов, счетчик 22 обнул етс  и сбрасываетс  триггер 21. Сигнал заема счетчика 22 устанавливает счетчик 22 в исходное состо ние, и, пройд  через элемент 24 задержки, необходимый дл  нормального вьшолнени  последнего сдвига регистром 31 сдвига, поступает на выход конца операции ге15

30

ства (в регистр 7) очередного отсчета 25 нератора пгума. Этим сигналом произво- сформированного случайного процесса х(п) на его место проводитс  запись нового значени  з вектора коэффициентов Фурье, расчет которого осуществл етс  по формуле (2) генератором 1 шума и блоком 2 умножени . После считьшани  из буфера пам ти первого блока 3 пам ти последнего отсчета реализации из N отсчетов слз айного процесса х(п) в этом же буфере пам ти будут подготовлены данные (вектор )) дл  вычислени  узлом 5 текущей реализации случайного процесса.

Таким образом, формирование устройством широкополосного случайного процесса в реальном масштабе времени ведетс  по конвейерному принципу с ,использованием трех разнесенных во времени уровней обработки информации: генератор 1 шума и блок 2 умножени , которые подготавливают вектор коэффициентов Фурье X(k4U)) дл  следующей реализации формируемого случайного процесса из N отсчетовj узел 5, вычисл ющий текущую реализацию формируемого случайного процесса х(п); муль- тиштексор 6 и выходной регистр 7 устройства , осуществл ющие прием с частотой дискретизации f отсчетов сформированного случайного процесса х(п).

40

45

дитс  запись, нового отсчета ((kuu)) с выхода генератора 1 шума и отсчета формирующей матрицы H(k/ltd) из второго блока 4 пам ти как операьздов блока 2 умножени .

На выходе генератора 1 шума формируютс  отсчеты, которые интерпретируютс  как вектор коэффициентов Фурье V(kilu)) белого шума г(п), что исключает выполнение операции

V(k4W) F(n), где F - пр мое БПФ.

ВКФ X(kjw) формируемого случайного процесса х(п) симметричны относительно отсчета N/2 дл  своей действительной составл ющей и антисимметричны дл  мнимой. Из (2) следует, что H(k/3ut) и if Ck cO) должны обладать такими же свойствами.

Формирование отсчетов генератора шума ведетс  под управлением кода, установленного на т-разр дной шине, -котора   вл етс  входом задани  режима генератора (фиг.З, m 10, N 2 1024). Дл  отсчетов 0-512 на выходе элемента ИЛИ 26 вырабатываетс  сигнал 1 - сдвиг вправо регистра 31 сдвига, дл  остальных отсчетов О - сдвиг влево. При по влении на входе задани  режима генератора адреса.

Генератор 1 шума работает следую- 55 равного N/2 512 срабатывает дешифщим образом.

Генератор шума (фиг.2) представл ет собой параллельный генератор q0

5 нератора пгума. Этим сигналом произво-

0

5

дитс  запись, нового отсчета ((kuu)) с выхода генератора 1 шума и отсчета формирующей матрицы H(k/ltd) из второго блока 4 пам ти как операьздов блока 2 умножени .

На выходе генератора 1 шума формируютс  отсчеты, которые интерпретируютс  как вектор коэффициентов Фурье V(kilu)) белого шума г(п), что исключает выполнение операции

V(k4W) F(n), где F - пр мое БПФ.

ВКФ X(kjw) формируемого случайного процесса х(п) симметричны относительно отсчета N/2 дл  своей действительной составл ющей и антисимметричны дл  мнимой. Из (2) следует, что H(k/3ut) и if Ck cO) должны обладать такими же свойствами.

Формирование отсчетов генератора шума ведетс  под управлением кода, установленного на т-разр дной шине, -котора   вл етс  входом задани  режима генератора (фиг.З, m 10, N 2 1024). Дл  отсчетов 0-512 на выходе элемента ИЛИ 26 вырабатываетс  сигнал 1 - сдвиг вправо регистра 31 сдвига, дл  остальных отсчетов О - сдвиг влево. При по влении на входе задани  режима генератора адреса.

ратор 27, запреща  сигналом с инверсного выхода работу блока элементов И 30. При этом на выходе генератора

514

по вл етс  отсчет, равный нулю. После проведени  последнего сдвига вправо содержимое регистра 31 сдвига запоминаетс  в регистре 32. С этого сое- то ни  начинаетс  работа генератора шума при формировании очередной сек- 1ЩИ V(kju). Далее начинаетс  сдвиг содержимого регистра 31 сдвига в обратном направлении (влево), т.е. от- счеты группируютс  симметрично относительно отсчета N/2 (фиг.5). После формировани  последнего отсчета в секции адрес на входе задани  режима генератора измен етс  с 1024 на О,

Блок 2 умножени  предназначен дл  вычислений по формуле (2). По сигна- jny, поступагадему на вход синхрониза- ии, блок умножени  производит вьшол- нение операции умножени  над операндами , установленными на первом и втором информа;ционных входах. По оконча- ии вычислений результат выдаетс  на

1 + 1

,Af + B,W а,. (b,.w,,

В

i + i

- bifW.) ч- Jla. + (b,w,. + b,,.Wj.)J;

Ы

Ai -BiW . a,,- - ( „.-b j-W2() + ,- - (bi,-w,; + bt,-w,-) ,

где A- avj + ja,. , W w,. + jw.

B;,

11

Ч- jb

It

- комплексные входпредьщущему результату и запоминаютс  в накопительном регистре (HP). На :ные числа и поворачивающие множители 40 первом арифметическом блоке 47 вьтис- соответственно, i 1 ,m,л ютс  действительные значени  Re (А

Основу узла 5 (фиг.4) составл ют и Re(B ,4i), а на втором блоке 48 - два идентичных арифметических блока мнимые 1т(А;+,) и Im(B,), в следу- 47 и 48, осуществл ющих операцию умно- ющей последовательности, задаваемой жени  последовательно с анализом двух 45 блоком 45 микропрограммного управле- разр дов регистра множител , причем ни  (ЕМУ). Результаты приведены в частичные произведени  добавл ютс  к табл. 2.

Т а б л и ц а 2

Номер Первьй арифметический

шага

блок 47

HP b,,. w. ,

HP Re , , HP HP Re(A, a.. + Re,HP

+ b,jw. ,

1i

Im(A,.J a,,..+ Im, HP Re(B,v, ) HP 2 Re ,HP Im(B ,-+ ) HP - 2 -Im.

1+1

146 ,

т.е. старший разр дный вход переходи из 1 в О, запускаетс  одновибра- тор 28 и производитс  параллельна  запись в регистр 31 сдвига кода А, хран щегос  в регистре 32, т.е. восстанавливаетс  содержимое регистра 31 сдвига, продолжаетс  движение генератора псевдослучайных чисел по кольцу, начинаетс  формирование ново секции ВКФ шума. Схема подключени  элементов ИСКЛЮЧАЩЕЕ ИЛИ 33 и 34 представлена в табл. 1, где DL, DR-- вход последовательного сдвига влево и вправо.

Таблица 1

выход блока умножени  и записываетс  в первый блок 3 пам ти.

Узел 5 вычислени  текущей реализации случайного процесса производит 30 вычислени  (1) по алгоритму БПФ с замещением , базова  операци  которого на 5.-Й итерации может быть представлена в виде

Второй арифметический блок 48

HP bo. w,,. ,

+ b,jw. ,

714

Промежуточные результаты Re и Im вычисл ютс  только один раз, а потом пересылаютс  в освободившиес  регистры множител  соответствующих арифме- тических блоков дл  хранени  и использовани  в дальнейших вычислени х. Микропрограмма выполнени  базовой операции алгоритма обратного БПФ приведена в табл. 3. Выходы ЕМУ (разр ды микрокоманды) используютс  следующие: МК(0-2) - дл  адресации.входа мультиплексора 46, информаци  с которого передаетс  на выход мультиплексораj МК(З-б) - дл  занесени  операндов в регистры множимого и множител  первого и второго арифметических блоков соответственно} МК(7-8) - дл  задани  режимов умножени  и сложени  арифметических устройств, соответственноj ,МК(9) - Д.ПЯ управлени  действительной (МК(9) 0) или мнимой (МК(9) 1) выборкой части комплексного операнда А; либо В; базовой операции; МК(10) - дл  управлени  узлом формировани  адреса блока 43 адресации (1,2):0 Номер

МК

Вход мультиплексора

Вь1ходы БМУ (разр ды МК)

Ы311 - 11 1И1ТГ- --П1 П

bi

N

li

lOlvtOO lOlvlOO

001

XXX

XXX XXX XXX XXX XXX

Ч.

г

XXX

XXX

lOlvlOO 101V100

001

148

обращение к операнду А

1 - обращение к операнду В.; МК(11) - дл  управлени  записью результатов базовой операции и синхронизации блока 43 адресации .

Работа узла 5 вычислени  текущей реализации случайного процесса начинаетс  после поступлени  сигнала на его второй вход, который устанавливает в исходное состо ние блок 43 адресации , сбрасывает разр ды счетчика 49 в нуль и запускает БМУ 45 на выполнение первой базовой операции алгоритма . После записи результатов А: и В ;., в первый блок 3 пам ти блок 43 адресации (1,2) подготавливает новый адрес дл  операндов А; и В и поворачивающих множителей W, хран щихс  в блоке 44 пам ти в соответствии с номером i вьтолн емой итерации алгоритма БПФ. После окончани  вычислений на итерации блок 43 адресации вьщает сигнал на выходе окончани  операции.

ТаблицаЗ

Вь1ходы БМУ (разр ды МК)

0

1

1 1

0 1

Н3251А

Re Im

r

11

Re(A,v, ) Im(A;,P

Re()

ImCBj)

XXX XXX XXX XXX XXX XXX XXX XXX 010

oil

101V100 lOIVtOO

XXX

010

oil

XXX 010

oil

Примечание, в остальных разр дах микрокоманды (МК), не указанных в приведенной микропрограмме, записываютс  нули. X - безразличное состо ние сигнала j.

Узлом 5 вычислени  текущей реализации случайного процесса реализуетс  ллетод адаптивного масштабировани  При вычислении по алгоритму БПФ дл  минимизации дисперсии ошибки, обусловленной конечной разр дностью арифметических блоков. Входные комплекс- Иые числа представл ютс  в пам ти модифицированными кодами. Если на i-й итерации произошло переполнение, то

10 Продолжение табл. 3

0 0

0 0

1 1

1 1

результаты вычислени  базовой операции записываютс  в первый блок 3 пам ти нескорректированным сигналом с одиннадцатого разр дного выхода БМУ 45. Этот же сигнал стробирует элемент И 52, Так как на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 53 при переполнении будет ypoBellb единшф 1, то сигнал с выхода элемента И 52 устанавливает первый триггер 50 и добавл ет

1

единицу в счетчик 49, причем сигнал нул  с инверсного выхода первого триггера 50 поступает на один из входов элемента И 52, запреща  дальнейшее обнаружение переполнени  результатов базовой операции алгоритма до конца итерации. По окончании итерации сигналом с выхода окончани  операции единица из первого триггера 50 переписываетс  во второй триггер 51, а первый триггер 50 сбрасываетс . Далее начинаетс  выполнение следующей (1+1)-й итерации алгоритма, на которой осуществл етс  коррекци  результатов предьщущей итерации. Дл  этого информаци  с первого входа узла 5 подаетс  на два входа мультиплексора 46 : к четвертому входу подключены соответствующие разр ды с первого входа узла 5, а к п тому - со сдвигом на один разр д вправо. При передаче операндов (1+1)-й итерации из первого блока 3 пам ти на вход арифметических блоков 47 и 48 через мультиплексор 46 БМУ 45 анализирует состо ние второго триггера 51 и устанавливает на своих нулевом, первом, втором разр дных выходах адрес 4 (передача операнда на вход арифметического блока без сдвига) либо 5 (передача со сдвигом на 1 разр д.вправо). Результаты последней .итерации корректируютс  при вьщаче сформированной реализации случайного процесса на выход устройства мультиплексором 6. После завершени  узлом 5 вычислений по алгоритму обратного БПФ в счетчике 49 хранитс  общее число переполнений алгоритма. При этом дл  различных реализаций случайного процесса число переполнений может быть различно.

Узел адаптации осуществл ет автоматическое поддержание уровн  выходного сигнала на выходе устройства при формировании широкополосного случай

10

43251412

кого процесса. По окончании записи во второй блок 4 пам ти формирующей матрицы E(ku(jJ) на вход задани  режима устройства подаетс  нуль (фиг.6), триггер 16 устанавливаетс  в единицу. В такте 1 работы устройства генератор 1 шума и блок 2 умножени  рассчить вают вектор коэффициентов Фурье X(kdu)) (2), на основе которого в такте 2 узлом 5 вычисл етс  перва  реализаци  случайного процесса х(п) (1) из N отсчетов. Триггеры 16-18 и логические элементы И 13-15 (фиг.1) образуют сдвиговую цепочку дл  вьщелени  такта 3, начина  с которого производитс  выдача сформированных реализаций случайного процесса на выход устройства. Сигналом с выхода элемента И 15 в первьм регистр 10 узла 9 адаптацш заноситс  код числа -переполнентг первой реализации сформированного случайного процесса. Сигнал, поступающий на вход синхрони- 25 зации второго регистра 11 узла 9 адаптации, заносит в регистр 11 код числа переполнений выдаваемой в данном такте реализации случайного процесса (3-й, 4-й и т.д.). Сравнение числа переполнений текущей реализации.

15

20

30

Cj С числом переполнений первой реализации случайного процесса, прин того за Pfg, выполн етс  блоком 12 пам ти (посто нное запоминающее устройство ) методом перебора всех воз можных комбинаций ср вь1- ходе блока 12 пам ти узла 9 адаптации устанавливаетс  требуемое число сдвигов (табл. 4) вправо или влево мультиплексором 6 всех отсчетов текущей выходной реализации случайного процесса . Дл  стационарных случайных процессов IP те к ср , даже если Ррр определ етс  случайно. При N 1024 объем блока 12 пам ти состав л ет 256 X 4 бит.

40

J3

1432514

ПриМеча ие. «, - сдвиг - - сдвиг

влеао«

ТсблицжА

5

Блок 8 управлени  осуществл ет синхронизацию вычислений различными блоками устройства дл  формировани  широкополосного случайного процесса, вьфабатыва  тактовые синхроимпульсы четьфех серий.

ТИ1 - производ т запись с частотой д отсчета реализации процесса, рассчитанной на предьщущем такте работы устройства, в выходной регистр 7, а также запуск генератора 1 шума и блок 2 умножени  на вычисление очередного отсчета ВКФ формируемого случайного процесса.

ТИ2 - определ ют такт работы устройства . По каждому синхросигналу узел 5 начинает расчет текущей реализации случайного процесса из N отсчетов , а в первый регистр 10 узла 9 адаптации записываетс  код числа переполнений алгоритма обратного БПФ на предьщущем такте работы устройства .

ТИЗ - осуществл ют переключение первого 41 и второго 42 буферов пам ти первого блока 3 пам ти.

ТИ4 - синхропоследовательность, управл юща  работой мультиплексора 58 блока 8 управлени . Мультиплексор 58 проводит: адресацию данных, считываемых из первого блока 3 пам ти на выход устройства с пр мым либо с двоично-инверсным пор дком следовани  отсчетов.

Каждый такт работы устройства (фиг.6) начинаетс  с по влени  ТИ2 после переполнени  т-разр дного счет1

Например, пусть на выход устройства (фиг.6) в такте 3 (ТИЗ О, ТИ4 0) вьщана реализаци  случайного процесса из второго буфера 42 пам ти первого блока 3 пам ти. В этом же буфере пам ти подготовлен ВКФ формируемого процесса, причем так как данные считывались в пр мой последова- |Те,пьности, то данные дл  вычислени  узлом 5 обратного БПФ будут записаны с пр мым пор дком следовани . В такте 4 узел 5, работа  с вторым буфером 42 пам ти (ТИЗ 1), проведет расчет новой реализации случайного процесса, причем в этом же буфере пам ти после вычислений по алгоритму

чика 56 блока 8 управлени , подсчитывающего импульсы от ГТИ 54. Синхро- 40 обратного БПФ данные будут представлены в двоично-инверсном пор дке следовани . В такте 5 (ТИЗ О, ТИ4 1) с вторым буфером 42 пам ти работает блок 8 управлени , провод  выдачу на 45 выходной регистр 7 реализации случайного процесса с двоично-инверсным попоследовательность ТИ1 формируетс  элементом 55 задержки, н а вход которого поступают импульсы от ГТИ 54. Задержка определ етс  временем переключени  счетчика 56, мультиплексора 52 и временем выборки отсчета из первого блока 3 пам ти.

При вычислении по алгоритму обратного БПФ с замещением пр ма  входна  последовательность данных на выходе окажетс  представленной в двоично-инверсном пор дке в этом же буфере пам ти . Тогда при считывании сформированной реализации случайного процесса на выход устройства дл  получени  нормального пор дка следовани  отсчетов блок 8 управлени  должен подавать двоично-инверсный адрес на этот же

р дком следовани  и т.д.

Claims (4)

1. Устройство дл  формировани  широкополосного случайного процесса, содержащее генератор шума и блок умножени , отличающеес  55 тем, что, с целью расширени  класса решаемых задач за счет формировани  случайного процесса с расширенным частотным диапазоном спектра, оно со

10

15

43251416

буфер пам ти и наоборот. Дл  того, чтобы нормальный пор док следовани  отсчетов не нарушалс  и в дальнейшем, узел 5 вычислени  текущей реализации случайного процесса должен поочередно осуществл ть обратное БПФ над входными данными с пр мым и двоично- инверсным пор дком следовани  в одном и том же буфере пам ти (фиг.6).

Адресацию пам ти по диаграммам фиг.6 в узле 5 вычислени  текущей реализации случайного процесса проводит блок 43 адресации, который может проводить адресацию операндов при вычислении по алгоритму БПФ с пр мым либо с двоично-инверсным пор дком следовани  отсчетов на входе (1, 2).

Адресацию данных при выдаче очередной реализации случайного процесса на выход устройства осуществл ет блок 8 управлени  с помощью синхро- последовательности ТИ4.

Например, пусть на выход устройства (фиг.6) в такте 3 (ТИЗ О, ТИ4 0) вьщана реализаци  случайного процесса из второго буфера 42 пам ти первого блока 3 пам ти. В этом же буфере пам ти подготовлен ВКФ формируемого процесса, причем так как данные считывались в пр мой последова- |Те,пьности, то данные дл  вычислени  узлом 5 обратного БПФ будут записаны с пр мым пор дком следовани . В такте 4 узел 5, работа  с вторым буфером 42 пам ти (ТИЗ 1), проведет расчет новой реализации случайного процесса, причем в этом же буфере пам ти после вычислений по алгоритму

20

25

30

35

р дком следовани  и т.д.

Формула изобретени  50

1. Устройство дл  формировани  широкополосного случайного процесса, содержащее генератор шума и блок умножени , отличающеес  55 тем, что, с целью расширени  класса решаемых задач за счет формировани  случайного процесса с расширенным частотным диапазоном спектра, оно содержит узел вычислени  текущей реализации случайного процесса, два блока пам ти, мультиплексор, регистр, блок управлени  и узел адаптации, который содержит два регистра, блок пам ти , три элемента И, три триггера, элемент НЕ, выход которого соединен с входом синхронизации первого триггера , пр мой выход которого соединен с первым входом первого элемента И, выход которого со единен с входом установки в 1 второго триггера, пр мой выход которого соединен с первым входом второго элемента И, выход которого соединен с входом установки в 1 третьего триггера, выход которого соединен с первым входом третьего элемента И, выход которого соедикоторого соединен с первым входом узла вычислени  текущей реализации случайного процесса, второй информацион- ньй выход первого блока пам ти соединен с информационным входом мультиплексора , выход которого соединен с информационным входом регистра, выход которого  вл етс  выходом устрой- 10 ства, п тый выход блока управлени 

соединен с вторым входом узла вычислени  текущей реализации случайного процесса и подключен к входу синхронизации второго регистра узла адапта- 15 ции, вторым входам первого, второго и третьего элементов И, второй выход узла вычислени  текул ей реализации случайного процесса соединен с информационным входом первого и второго ней с входом обнулени  третьего триг- 2о Регистров узла адаптации, вход эле- гера, вход установки в 1 которого мента НЕ узла адаптации  вл етс  вхосоединен с входом обнулени  второго триггера, вход установки в 1 которого соединен с входом обнулени  первого триггера, информа1щонный вход 25 которого соединен с шиной задани  логической единицы, выход третьего элемента И соединен с входом синхронизации первого регистра, выход которого соединен с первым адресным входом зо блока пам ти, второй адресный вход которого соединен с выходом второго регистра, выход блока пам ти узла адаптации соединен с управл ющим входом задани  режима устройства, третий выход узла вычислени  текущей реализации случайного процесса соединен с вторым адресным входом первого бло ка пам ти.

2, Устройство ПОП.1, отлича ющеес  тем, что генератор ь гума содержит генератор тактовых импульсов , триггер, счетчик, два элемента И, элемент НЕ, элемент ИЛИ, элемент задержки, дешифратор, одновибратор, блок элементов И, регистр сдвига, ре

40

гистр, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,

дом мультиплексора, первый выход узла причем вход установки в 1 триггера

j5 вычислени  текущей реализации случаи-  вл етс  входом синхронизации гене-

ного процесса соединен с первым ин- ратора шума, пр мой выход триггера формационным входом первого блока па- подключен к первому входу первого м ти, второй информациопньш вход которого соединен с выходом блока умножени , первьй информационньй вход которого соединен с выходом второго блока пам ти, адресный вход которого соединен с первым адресным входом первого блока пам ти и соединен с первым выходом блока управлени , второй выход которого соединен с входом задани  режима генератора uiyMa, информационный выход которого соединен с вторым информационным входом блока

45

50

элемента И, второй вход которого соединен с ВЫХОДОМ генератора тактовых импульсов, выход первого элемента И соединен с вычитающим входом счетчик и входом разрешени  сдвига регистра сдвига, выход переполнени  счетчика соединен с входом установки счетчика и подключен к входу обнулени  тригге ра и входу элемента задержки, выход которого  вл етс  выходом конца операции генератора шума, выход элемента задержки соединен с первым входом второго элемента И, выход которого соединен с входом синхронизации регистра , выход которого соединен с информационным входом регистра сдвига, выход которого соединен с первым входом блока элементов И, второй вход которого соединен с инверсным выходом дешифратора, пр мой выход которого соединен с первым входом элемента

умножени , вход синхронизации которого соединен с выходом конца операции генератора шума, вход синхронизации которого соединен с входом синхронизации регистра и подключен к третьему выходу блока управлени , четвертый выход которого соединен с входом синхронизации первого блока пам ти, первый информационньй выход

которого соединен с первым входом узла вычислени  текущей реализации случайного процесса, второй информацион- ньй выход первого блока пам ти соединен с информационным входом мультиплексора , выход которого соединен с информационным входом регистра, выход которого  вл етс  выходом устрой- ства, п тый выход блока управлени 

дом задани  режима устройства, третий выход узла вычислени  текущей реализации случайного процесса соединен с вторым адресным входом первого блока пам ти.

2, Устройство ПОП.1, отличающеес  тем, что генератор ь гума содержит генератор тактовых импульсов , триггер, счетчик, два элемента И, элемент НЕ, элемент ИЛИ, элемент задержки, дешифратор, одновибратор, блок элементов И, регистр сдвига, ре0

ратора шума, пр мой выход триггера подключен к первому входу первого

45

0

55

элемента И, второй вход которого соединен с ВЫХОДОМ генератора тактовых импульсов, выход первого элемента И соединен с вычитающим входом счетчика и входом разрешени  сдвига регистра сдвига, выход переполнени  счетчика соединен с входом установки счетчика и подключен к входу обнулени  триггера и входу элемента задержки, выход которого  вл етс  выходом конца операции генератора шума, выход элемента задержки соединен с первым входом второго элемента И, выход которого соединен с входом синхронизации регистра , выход которого соединен с информационным входом регистра сдвига, выход которого соединен с первым входом блока элементов И, второй вход которого соединен с инверсным выходом дешифратора, пр мой выход которого соединен с первым входом элемента

191А3251420

ИЛИ и вторым входом второго элемента И, вьпсод блока элементов И  вл етс  информационным выходом генератора, старший разр дный вход дешифратора соединен с входом одновибратора и входом элемента НЕ, выход которого соединен с вторым входом элемента ИЛИ, выход которого соединен с входом управлени  сдвигом вправо-влево реги- ю вторым входом элемента И, нулевой, стра сдвига, вход записи которого со- первьй и второй разр дные выходы бло- единен с выходом одновибратора, раз- ка микропрограммного управлени  сое- р дные входы дешифратора  вл ютс  динены с соответствующими разр дными

с входом синхронизации второго триггера и входом обнулени  первого триггера , пр мой выход которого соединен с информационным входом второго триг гера, пр мой выход которого соединен с входом задани  услови  блока микропрограммного управлени , инверсный выход первого триггера соединен с.

входом задани  режима генератора, первьй и второй входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с соответст-: вующими разр дными выходами регистра сдвига, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с входом последовательного сдвига вправо регистра сдвига, вход последовательного сдвига влево которого соединен с выходом iвторого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.

3, Устройство поп,1, отличающеес  тем, что, узел вычислени  текущей реализации случайного процесса содержит блок адресации, блок пам ти, блок микропрограммного управлени , мультиплексор, два арифметических блока, счетчик, два триггера , элемент И и элемент ИСКЛЮЧА1аЦЕЕ ИЛИ, причем первый адресный выход блока адресации соединен с адресным входом блока пам ти, выход которого

соединен с первым информационным вхо- -g ответетвующими управл ющими разр ддом мультиплексора, выход которого  вл етс  первым выходом узла, второй информационный вход мультиплексора соединен с выходом первого арифметического блока, выход второго арифметического блока соединен с третьим информационным входом мультиплексора, разр дные выходы которого соединены с информационными разр дными входами

ными входами блока адресации, тринад цатый разр дный выход блока микропро граммно1 о управлени  соединен с тре тьим входом элемента И, второй адрес 40 ный выход блока адресации  вл етс  третьим выходом узла, четвертый и п  тый входы мультиплексора объединены между собой и  вл ютс  первым входом узла, вход Пуск блока микропрограм

,первого и второго арифметических бло- g много управлени   вл етс  вторым вхоков , первый и второй разр дные входы мультиплексора соединены соответственно с первым и вторым входами элемента ИСКЛЮЧАНШЩЕ ИЛИ, выход которого соединен с первым входом элемента И, .выход которого соединен с входом установки в 1 первого триггера и счетным входом счетчика, выход которого  вл етс  вторым выходом узла, вход сброса счетчика соединен с входом Пуск блока микропрограммного управлени  и входом предварительной установки блока адресации, выход окончани  операции которого соединен

50

55

дом узла. .

4. Устройство по П.1, от л и ч а- ю щ е е с   тем, что блок управлени  содержит генератор тактовых импульсов , элемент задержки, два счетчика , мультиплексор, причем выход ге нератора тактовых импульсов соединен с счетным входом первого счетчика, 1, 2, ... т-е выходы которого соединены с одноименными первьп и информационными входами мультиплексора и соответственно с Г1, т-1 , ..., 1 вторыми информационными входами мультиплексовторым входом элемента И, нулевой, первьй и второй разр дные выходы бло- ка микропрограммного управлени  сое- динены с соответствующими разр дными

с входом синхронизации второго триггера и входом обнулени  первого триггера , пр мой выход которого соединен с информационным входом второго триг гера, пр мой выход которого соединен с входом задани  услови  блока микропрограммного управлени , инверсный выход первого триггера соединен с.

управл ющими входами мультиплексора,

третий, четвертый разр дные выходы блока микропрограммного управлени  соединены с соответствующими входами выбора режима арифметических блоков, п тый и шестой разр дные выходы блока

микропрограммного управлени  соединены с соответствующими входами выбора режима второго арифметического блока, седьмой и восьмой разр дные выходы блока микропрограммного управени  подключены к соответствунщим входам выбора режима первого и второ го арифметических блоков, дев тый и ес тый разр дные выходы блока микропрограммного управлени  соединены с

соответствующими входами выбора режима первого и второго арифметических блоков, одиннадцатый, двенадцатый и тринадцатый выходы блока микропрограммного управлени  соединены с соными входами блока адресации, тринадцатый разр дный выход блока микропро- граммно1 о управлени  соединен с тре тьим входом элемента И, второй адрес- 40 ный выход блока адресации  вл етс  третьим выходом узла, четвертый и п тый входы мультиплексора объединены между собой и  вл ютс  первым входом узла, вход Пуск блока микропрограм0

5

дом узла. .

4. Устройство по П.1, от л и ч а- ю щ е е с   тем, что блок управлени  содержит генератор тактовых импульсов , элемент задержки, два счетчика , мультиплексор, причем выход ге нератора тактовых импульсов соединен с счетным входом первого счетчика, 1, 2, ... т-е выходы которого соединены с одноименными первьп и информационными входами мультиплексора и соответственно с Г1, т-1 , ..., 1 вторыми информационными входами мультиплексо2114325

pa, выход которого  вл етс  первым выходом блока управлени , разр дные выходы первого счетчика  вл ютс  вторым разр дным выходом блока, выход генератора тактовых импульсов соединен с входом элемента задержки, выход которого  вл етс  третьим выходом блока, выход первполнени  первого

1422

счетчика соединен со счетным входом второго счетчика, выход младшего разр да которого  вл етс  четвертым выходом блока управлени , выход старгае- го разр да второго счетчика соединен с управл ющим входом мультиплексора, выход переполнени  первого счетчика  вл етс  п тым выходом блока.

Чнср. 8 . 1

fimp. л. 2

К

L I

fff4J.gta.J Фи9.3

Ннд.8их.1

0U9.S

CdSut tnpaBo

Запоминание содержимого регистра cdSuaa 31 9 регистра 32