SU1023341A1 - Анализатор спектров - Google Patents

Abstract

АНАЛИЗАТОР СПЕКТРОВ, содержащий первый регистр, информационный .вход которого  вл етс  информационным входом устройства, выход первого регистра соединен с информационным входом первого блока onieративной пам ти, адресный вход которого , соединен с выходом первого счетчика ,второй и третий блоки оперативной пам ти, информационные входы . которых соединены с выходами соот-. ветственно второго и третьего регистров , адресные входы второго и третьего блоков оперативной пам ти соединены с первыми выходами соответственно йервого и второго форми- . рователей адреса, вторые выходы которых соединены с входами соответственно первого и второго блоков посто нной пад1 ти, первый и второй сумматоры- вычитатели , выходы которых соединены с информационными входами соответственно второго и третзьего регистров, второй счетчик выход которого соединен с входом третьего блока посто нной пам ти, выход которого соединен с входом регистра микрокоманд, первый выход котррого соединен с первым входом установки нул  второго счетчика, вход записи регистра микрокоманд соединен со счетным входом второго счетчика и с пер ьам выходом генератора рабочих частот, второй выход которого соединен с первым входом формировател  управл ющих импульсов, второй, третий ,- четвертый и п тый входы которого соединены соответственно с: вторым - третьим, четвертым и п тым выходами регистра микрокоманд, первый выход формировател  управл ющих им .пульсов соединен с исполнительным входом nepBoriD блока оперативной пам ти, второй выход формировател  управл ющих импульсов соединен с входами записи второго и третьего регистров, третий выход формировател  управл ющих импульсов соединен с исполнительными входами первого и второго формирователей адреса, четвертый выход форьшровател  упт равл ювдих импульсов соединен с исО ) полнительными входами второго и ; , третьего блоков оперативной пам ти, при этом первый управл ющий . устройства соединен с входом уста . новки нул  первого счетчика и с . вторым входом установки нул  второго счетчика, второй управл ющий вход устройства соединен с входом записипервого регистра, со счетным входом первого счетчика и входом запуска генератора рабочих частот, выход третьего регистра  вл етс  йнформационньш выходом устройства, а шестой выход регистра микрокоманд  вл етс  , выходом сопровождени  информации, :Р т л и ч а ю щи и с   тем, что, :С целью упрощени  устройства и расширени  функциональных возможностей за счет вычислени  амплитудного-и фазового спектра и весовой обработки , в него введены два сдвигател , два коммутатора, два регистра сдвига, два триггера блокировки, два элемента И, блок формировани  кода операций , четвертый и ПЯ.ТЫЙ регистры, ВЫХОДЫ которых соединены с первыми входами соответственно первого и второго коммутаторов, вторые входы

Description

которых соединены с выходами соот- . ветственно первого и второго блоков посто нной пам ти, третьи входа первого и Второго коммутаторов соединены с выходами соответственно второго и третьегб блоков оперативной пам ти, четвертые.входа первого и второго коммутаторов соединены с выходами соответственно первого блока оперативной пам ти и первого регистра , управл ющие входы кс 1мутаторов соединены с восьмым выходом регистра микрокоманд и объединены с входами первого и второго элементов И, выходаа первого и второго коммутаторов соединены с информационными входами соответственно первого и второго сдвигателей, входы числа сдвигов которых соединены с седьмым выходом регистра микрокоманд, выходы первого и второго сдвигателей соединены с первыми информационными входами соот ветственно первого и второго сумматоров-вычитателей , вторые информационные входы которых соединены с выходами соответственно второго и третьего регистров, выходы знакового разр да результаты первого и второго сумматоров-вычитателей соединены с входами соответственно первого и второго регистров сдвига, исполнительные входы которых соединены соответственно с п тым и шестым выходами формировател  управл ющих импульсов , седьмой выход которого соединен с входами: записи четвертого и п того регистров, а шестой, седьмой , восьмой входы формировател  управл юиих импульсов соединены с . дев тым, (ес тым и одиннадцатым выходом регистра микрокоманд, двенадцатый и тринадцатый выходы которого соединены с первыми входами соответственно первого и второго формирователей адреса, выход переполнени  второго формировател  адреса соединен с входом установки единицы первого триггера блокировки, а выход переполнени  первого счетчика соединен с входом установки единицы второго триггера блокировки, входы установки нул  обоих триггеров блокировки соединены с первым управл ющим входом устройства, выходы первог и второго триггеров блокировки соединены с блокирующими входами соответственно первого и второго элементов И, выход второго элемента И соединен с входом записи-считывани  второго и третьего блоков оперативной пам ти/ выход первого элемента И соединен с входом записи-считывани  первого блока оперативной пам ти, при этом информационные входаа четвертого и п того регистров соединены с информационными входами соот-ветственно третьего и второго регистров, выходы первого и последнегоразр дов пер- . вого и второго регистров сдвига соединены соответственно с пе15вым, вторым, третьим и четвертым входами блока формировани  кода операций, п тый вход-которого соединен с четырнадцатым выходом регистра микрокоманд , а первый и второй выходы блока формировани  кода операций соединены с кодовыми входами соответственно первого и второго сумматоров-вычитателей , кроме того, выход первого счетчика соединен с вторыми входами форютрователей адреса и п тым входом формировател  кода операций.

. - Изобретение относитс  к средствам цифровой вычислительной техники , предназначено дл  получени  амплитудного и фазового спектра Фурье на скольз йгел отрезке времени и может использоватьс  при. решении задач первичной обработки низкочастотных дискретных сигналов.

Известно устройство дл  выполнени  пр мого преобразовани  Фурье, осуществл ющее вычисление комплексного спектра между вводрм отдельных дискретных значений преобразующего сигнала. Это устройство содержит аналого-цифровой преобразователь , три блока пам ти, предназначенных дл  накоплени  исходных отсчетов и хранени  синусной и косинусной компонент спектра, умножитель и сумматор комплексных чисел . .:

Наиболее близким к предлагаемому  вл етс  анализатор спектра , который после каждой новой выборки дискретного значени  преобразуемого исходного сигнала обновл ет коэффициенты Фурье. Составл ющие части

(элементы) ЭТОГО устройства представлены двум  группами. . Перва  группа содержит первый регистр, информационный вход которого  вл етс  информационным входом устройства, выход первого регистра .

соединен с йнформационн:ым входом

первого блока оперативной памйти, 1 адресный вход которого.соединение выходом первого счетчика, второй и третий блоки оперативной пам ти информационные входы которых соединены с выходами соответстбенно второго и третьего регистров, адресные входы - с первым выходом соответственно первого и второго формировате лей адреса, вторые выходы которых соединены со входами соответственно первого и второго блоков посто н ной пам ти, первый и второй сумматор вычитатель, выходы которых соединены с информационными входами соответственно второго и третьего регистро второй счетчик, соединенный выходом с третьим блоком посто нной пам ти, выход которого соединен с регистром микрокоманд, первый выход которого соединен с первым входом установки нул  второго счетчика, вход записи регистра микрокоманд соединен со счетным входом вт.ррого счетчика и с первым, выходом генератора рабочих ча тот, второй выход которого соединен с первым входом формировател  управл ющих импульсов , второй , третий, Четвертый.и п тый входэ которого сое динены с соответствующими выходами регистра микрокоманд, первый выход формировател  управл ющих импульсов соединен с исполнительньм входом первого блока оперативной пам ти, второй выход - со входами записи вто рого и третьего регистров, третий выход - с исполнительными входами, первого и второго формирователей адреса , четвертый выход -.с исполнительными входами второго и третьего блоков оперативной пам ти, при этом первый управл ющий вход устройства соединен с входом установки нул  первого счетчика и со вторым входом установки нул  второго счетчика. Второй управл ющий вход устройства соединен со входом записи первого .регистра, со счётньам входом первого счетчика и входом запуска генератор а рабочих частот, выход третьего регистра  вл етс  информационным Выходом устройства, а шестой выход регистра микрокоманд - выходом сопровождени  информации. Втора  группа содержит два сумматора-вычитател  и четыре умножител  . выход первого умножител  соединен с первым входом первого сумматоравычитател , выход второго - с вторым входом того же сумматор.а-вычитател  выходы третьего и четвертого - соответственно с первым и вторым входами второго сумматора-вьлчитател , выход первого блока посто нной пам ти соединен с первыми входами первого и четвёртого умножителей, выход второго блока посто нной пам ти - с первыми входами второго и третьего умножителей, вторые входы первого и Третьего умножителей соединён с выходом трет ьего- сумматора-вычитател , первый и второй входы которого соединены с выходами соответственно первого блока оперативной пам ти и четвертого сумматора-вычитател , первый и второй входы последнего в свою очередь соединены с выходами соответственно первого блока оперативной пам ти и первого регистра, при этом выход второго регистра  вл етс  вторым информационным выходом устройства 2... : Известные устройства характеризую ютс  невозможностью получать с их помощью амплитудный и фазовый спектры , проводить весовую обработку и сложностью. Жроме того, устройства ограничиваютс  вычислением только комплексного спектра Фурье,, хот  дл  многих приложений требуетс  выполн ть весь комплекс вычислений. Целью изобретени   вл етс  упро- щение устройства и расширение функциональных возможностей за счет вы-, числени  с1мплитудного и фазового . . спектра и весовой обработки. Поставленна  цель достигаетс  тем, что в анализатор спектров, содержащий первый регистр, информационный вход которого  вл етс  информационным входом ус-тройства, выход первого регистра соединен с информационным в.ходом первого блока оперативной пам ти, адресный вход которого соединен с выходом первого счетчика, второй и третий блоки оперативной пам ти, информационные входы которых соединены с выходами соответственно второго и третьего регистров, адресные входы второго и третьего блоков оперативной пам ти соединены с первыми выходами соответственно первого и второго формирователей адреса, вторые выходы которых соединены с входами соответственно первого и второго блоков посто нной пам ти, первый и второй су1« аторы-вычитатели, выхода KOTOfftJX. соединены с информационными входами соответственно второго И третьего регистров, второй счетчик, выход которого соединен с входом третьего блока посто нной пам ти, выход которого соединен со входом регистра микрокоманд, первый выход которого соединён с первым входом установки нул  втсфого счетчика, вход записи регистра Микрокоманд соединен со счетным входом второго счетчика и с первым выходом генератора рабочих частот, второй выход которого соединен с первым входом формировател  управл ющих импульсов, второй, третий, четвертый и п тый входы которого соединены соотватетвённо с вторым, третьим , четвертым и п тым.выходами регистра микрокоманд, первый выход формировател  управл ющих импульсов соединен с исполнительным входом пер вого блока операт.ивной пам ти, второй выход формировател  управл ющих ИМПУЛЬСОВ соединен с входами записи второго и третьего регистров, третий выход формировател  управл ющих иМ пульсов.соединен с исполнительными входами первого и второго формирователей адреса, четвертый выход фор мировател  управл ющих импульсов соединен с исполнительными входами второго и третьего блоков оперативной пам ти, при этом первый управ-, л ющий вход устройства соединен с входом установки нул  первого счетчику и с вторым входом установки ну л  второго счетчика, второй управл ющий вход устройства соединен с входом записи первого регистра, со счетным входом первоз о счетчика и входом запуска генератора рабочих частот, выход третьего регистра  вл етс  информационным выходом уст ройства, а шестой выход регистра микрокоманд  вл етс . Выходом сопровождени  информации, введены два сдвигател , два коммутатора, два регистра сдвига, два триггера блокировки , два элемента И, блок формировани  кода операций, четвертый и п тый регистры, выходыкоторых : соединены с первыми входами соответственно первого и ВТОРОГО коммутаторов , вторые входы которых соеди нены с выходами соответственно первого и второго блоков посто нной пам ти, третьи входы первого и втор го коммутаторов соединены с выхода и соответственно второго и третьего блоков оперативной пам ти четверты входыпервого и второго коммутаторов соединены с выходами соответственно первого блока оперативной пам ти и первого регистра, управл ющие входы коммутаторов соединены с восьми выходами регистра микрокоманд и объединены с в содами первого и второго элементов И,выходы первого и втрро го коммутаторов соединены с информационными входами соответственно первого и второго сдвигателей, входаг числа сдвигов которых соединены с седьмым выходом регистра микрокоманд выходы первого и второго сдвигате-. лей соединены с первыми информационмыми входами соответственно первргб и второго сумматоров-вычитателей, вторые инфррмационные входы которых соединены с выходами соответственно Второго и третьего регистров, выходы знакового разр да результата первого и второго сумматоров-вычитателе соединены с входами соответственно первого и второго регистров сдвига, исполнительные входы которых соединены соответственно с п тым и шестым выходами формировател  управл ющих импульсов, седьмой выход которого соединен с входами записи четвертого и п того регистров, а шестой, седьмой , восьмой входы формировател  управл ющих импульсов соединены с дев тым , дес тым и одиннадцатым выхо дом регистрамикрокоманд, двенадцатый и тринадцатый выходы которого соединены с первыми входами соответственно первого и второго формирователей .адреса, выход переполнени  второго формировател  адреса, соединен с входсми устсшовки -единицы первого триггера блокировки, а выход переполнени  первого счетчика соединен с входом установки единицы второго триггера блокировки, ,..., входы установки нул  обоих триггеров блокировки соединены с первым управл ющим входс)м устройства, выходы первого и второго триггеров блокиров-. ки соединены с блокир пощими входами соответственно первого и второго элементов И, выход второго элемента И соединен с входом записи - считывани  второго и третьего блоков оперативной пам ти, выход первого элемента И соединен с входом записисчитывани  первого блока оперативной пам ти, ,при этом информационные входы четвертого и п того регистров соединены: с информационными входами соответственно третьего и второго регистров , вьгходы первого и последнего разр дов первого и второго регистров сдвига соединены соотнетственно с первым, вTOptaM, третьим и четвертазм входами блока формировани  кода операций , п тгай вход которого соединен с че-шрнадцахьам выходом регистра микрокоманд , а первый и второй выходы блока формировани  кода операций соединены с кодовыми входами соответственно первого и второго сумма- торов-вычитателей , кроме того, выход. первого счетчика соединен со вторыми входами формирователей адреса и с шестым входом формировател  кода ойёраций . . На чертеже представлен анализатор спектров. .. Анализатор состоит из блоков посто нной пам ти 1-3 ,регистра микрокоманд 4, счетчиков 5 и 6, формирователей адреса 7 и 8, генератора, рабочих частот 9, формировател  уп рйвл ющих импульсов 1C , элементов И 11, 12,триггеров блокировки 13 и 14 1 егистров 15, 19, блоков оперативной пам ти 20 - 22, сдвигателей 23 и 24, коммутаторов 25 и 26, регистров сдвига 27 и 28iсумматоров-вычитателей 29 и 30, блока формировани . кода операций 31, информационного входа устройства 32, управл ющих входов устройства 33 и 34, инфо мационного в лхода устройства 35, вы хода сопровождени  информации 36, входов установки иул  37, 41, входов установки единй1;ы 42 и 43/ управл ющих входов косвиутаторов 44, блокирукмцих входов элементов И 45, входов элементов И 46, выходов эле ментов И 47, входов записи-считывани  48 и 49, исполнительных входов 50 - 53, выходов переполнени  54 и 55, выхода первых р азр дов сдвига щих регистров 56 и 57, выходов последних разр дов регистров сдвига 58 и 59, кодовых входов суидалатороввычитателей 60 и 61, выходов блока формировани  кода операции 62 и 63, кодового входа блока формировани  кода операций 64, входа запуска 65, входа записи 66. Анализатор .спектров представл ет собой специализированное вычислительное устройство с микропрограммным управлением, ориентированное на выполнение следующей, совокупности задач первичной спектральной обработки . Накопление и хранение N текущих значений дискретного действительного входного сигнала x(n-t ),х (п-2 х(п-К) в блоке оперативной пам ти 21, где VI - TeKsmw отсчет времени ..,, Хранение иобновление N/2 комплек ных значений дискретного преобразов ни  Фурье (ДПФ)У,Ло),Хи11),...,Ху,Ш2-О в блоках оперативной пам ти 20 и 21 , Значени X ijji о ЩГ Ьв заны со входными значени ми входного сигнал соотношени ми }-j.( И , на основе которого работает известный аналог. Значение ДПФ после получени  по информационному входу 32 в регис 15 нового значени  Xi. и)обновл ет Xyj по известной рекуррентной формуле (1)-Сх(у,)-х(у,-м)ехр (i } i о,и Проведение весовой обработки вхо ной прследрвательностИ с помо11 ьЮ ок на Хэммирга ... /тг9 - .- l)-o,.(),,N, что оеуйаствл етс  та спектральной обларти над совокупностью храни1ьалх щ- блоках оперативной пам ти коэффи , Фурье по .е Vi 1)05х„ ДО о., (1И) riX (IM ),М 0,-1; при этом примен етс : ЧмН)--Х,(0,Х«,(н|2)-Х;,{Н|4-11), исход  из свойств спектра действительного сигнала. Над Хь,-(1)проводитс  ойераци  выделени  1и|одул  и фазы с Помощыб Волдеровских процедур. При этом текуща  фаза вследствие с прин тым преобразованием Фурье вычисл етс  с известной методической ошибкой, св занной с периодическим смещением базисных функций (см. аналог, что. не мешает однако дальнейшему использованию фазового спектра в большинстве приложений. Возможность реализовать-в одном специализированном устройстве, практически , всех задач спектральной обработки удаетс  без применени  умножителей, что существенно уменьшает оборудование. Все возникакицие операции умножени  выполн ютс  с помощью сдвигателей и сумматоров. Эти же блоки используютс  и при вычислении модул  и аргумента комплексных чисел с привлечением Волдеровской процедуры вычислени  функций: . ,. fcorct ( ,U)/./ Анализатор спектров- работает следукчцим образом. Все устройство включает функциональную часть и управл кнцую часть. В функциональИую часть вход т регистр , счетчик, блоки пам ти, сдви-гатели , сумматоры-вычитатели, KONtt«yтаторы , блоки формировани  адреса и кодов операций. В управл ющую часть вход т блок посто нной пам ти, где хран тс  микpoKcoKiaHjts; ), счетчик адреса, регистр микрокоманд, генератор рабочих частот и формирователь управл ющих импульсов . Сюда же вход т два триггера блокировки и вентильные схемы. В начале работы устройства, после его включени , подаетс  сигнал по управл ющему входу 33, который устанавливает в ноль счетчики 5 6 и триггеры блокировки -l и 14. Устройство работает циклич€ ски. В каждом цикле выполн етс  вс.  после- довательность перечисленных алгоритмов . За начало, цикла принимаетс  сигнал по управл кнцему входу 34, по которому происходит запись нового дискретного значени . X(i) поступаю-, щего.по информационному входу устройства 32 в регистр 15. Далее увеличиваетс  значение счётчикаб на-единицу , и по входу запуска 65 включаетс  генератор рабочих частот 9. В самом начале работы устройства на входах счетчика 6 действуют сигнал установки нул  40 и сигнал ПО счетному входу счетчика. Счетчи в этом случае устанавливаетс  в нул и не реагирует на сигнал со счетного входа. В процессе работы устройства посл довательво измен етс  содержимое счетчика 5 и из блока посто нной пам ти 1 в регистр микрокоманд 4 . переписываютс  очередные микрокоман Отдельные, выходы регистра микрокоманд 4 непосредственно донос т до функциональных частей управл ющие коды 1колы операций в сумматоры-вычитатели , число сдвигов, коды коммутаторов , коды формирователей адре сов . Другие выходы регистра 4 управл ют отдельными выходами формиро вател  управл ющих импульсов 10, который представл ет собой набор . элементов:И, которые пропускают, ли не пропускают соответствующие им- . пульсные сигналы с выходов генерато ра рабочих частот. С помощью импуль сов , пропускаемых на нужные выходы формировател  управл ющих сигналов/ осуществл етс  запись в регистры 16-19, исполнение записи считывани  в блоках оперативной пам ти, изменение адресов формирователей ад реса 7 и 8, сдвиг информации в регистрах 27 и 28. Блок оперативной пам тки 21 хранит .N текущих значений входных отсчетов записыва  новое значение -на самое старое в этих М отсчетах, т.е. ) на место ). Это осуществл етс  ци1 личным изменением адреса, который формируетс .счетчиком 6. На Н перио дов работы устройства до первого переполнени  счетчика считывание ин формации из блока оперативной пам ти 21 осуществл ть нельз , в него только можно записывать. Это обеспечиваетс  подачей на вход запись-считывание блока оперативной пам ти -только низкого уровн  /кoд записи с вьзхода элемента И 11, ввиду присутстви  на одном из ее входов низкого запрещающего сигнала с выхода триггера блокировки 13. Как только после N циклов работы счетчик б пере полнитс , Т1 иггер установитс  в еди ничное состо ние и элемент И 11 открываетс . Код считывани  (.высоки уровень элемента 11) образуетс  в случае, когда на управл ющем входе коммутатора установлен номер входа, куда подключен выход блока оперативной пам ти 21, например, номер один. В этом.случае, всегда, когда в первом разр де номеравхода коммутатора единица .и этот разр д под- ключен к входу элемента и 11,можно производить считывание из блока опе ративной пам ти 21. Блокировка считывани  из этой пам ти необходима на N периодов, ввиду того, что пос ле включени  питани  в ней хранитс  ложна  информаци . Формирователи адреса 7 и 8 дл  блоков оперативной пам ти 20 и 21 представл ют из себ  посто нную пам ть , подключенную к установочным входам счетчиков адреса. Можно либо считать из посто нной пам ти адрес, записав его в счетчик, либо увеличить ранее установленный адрес на единицу. Устанавливаемые адреса завис т как от номера цикла ( ,-)), так и кода, поступающего из регистра 4 микрокоманд. Дл  реального анализатора спектров при N 32 объем посто нной пам ти не превыиает 2К бит (одна интегральна  схема). Блоки оперативной пам ти 20 и 22 имеют также как и блок 21 блокировку Считывани , только на один первый цикл работы устройства, триггер блокировки 14 устанавливаетс  в единич-ное состо ние и открывает тем салвлм элемент И 12, который срабатывает, когда на его входах 46 по вл етс  номер входа коммутатора, к которому подключены блоки 20 и 21, например, третий номер - первый и второй двоичный разр д номера равен единице. Необходимость блокировки считывани  та же, что упоминалась ранее. Сумматорыг-вычитатели 29 и 30 дл  выполнени  всех указанных алгоритмов должны осуществл ть следующие операции; сложение, вычитание двух чисел, сложение с нулем, обнуление выхода. Сумматоры-вычитатели управл ютс  подачей соответствующих кодов на кодовые входы 60 и 61, куда они поступают H3i блока формировани  кода операций 31. Этот блок 31 представл ет собой ко 1бинационную схему с посто нной пам тью. Из регистра микрокоманд 4 по входу 64 поступают коды операций дл  каждого сумматора .вычитател  и код варианта исполнени , который либо может в зависимости от номера цикла работы устройства, поступающего с выхода счетчика 6, считать из посто нной пам ти свои коды операций дл  сумматоров-вычитателей , хранимьлх в посто нной пам ти по адресу номера счетчика 6, либо инвертировать поступившие коды из регистра микрокоманд, если в коде варианта исполнени  по указанному номеру выхода 56-59 поступает единица из сдвиговых регистров 27 и 28. В регистрах 27 и 28 при. выполнении задачи вычислени  модул  комплексных чисел по формулам Волдеровских процедур запоминаетс  набор знаков промежуточных результатов которые используютс  как дл  этой задачи, так и дл  следующей - вычигление фазы (.аргумента- кс тлексного числа). Объем посто нной пам ти бл формировател  кода операций не пре вышает дл  Н 32 2К битт. . Особенности работы устройства при выполнении отдельных алгоритмо Текущие значени  спектраУ),(0хран т в блоках оперативной пам ти: в бл ке 20 - мнима  часть спектра, в бл ке 22 - действительна  часть спект ра. В регистр 15 записываетс  ново значение Xtvi) и поступает на первый вход коммутатора 26, значение У (и считываетс  из блока оперативной пам ти 21 н поступает также на пер вый вхрд только другого коммутатора 25. Операци  yмнoжeни i(.v -7 0; -нlle%p(-i в пр мую не выполн етс . Чтобы существенно уменьшить объем вычислеНИИ косвенного умножени , указанно произведение можно записать следз ю щим образом : ,)co6((--X-i/ tWsi« (2ft:-)-jtif AX(siV(2K («.) . ) V.V,.V..,H; ; З.-Ц цела  часть числа, «a-N- tN,- - -Т2 .ПНГ J ТГ L -М А;|И . Принимают различные значени  не счита  нул  и значени  N/4. В устройстве сначала формируютс  Н|4-1 значени  произведени  ХЫИ«(|5).И7ЕЗ, , которые занос тс , целиком в блоки оперативной пам ти 20 и 22. Далее путем назначени  адреса А и Aj / знака V.-l) и ( всегда можно считать из них требуемое произведение либоf01uin () ч /1 MU)sih(); , Адреса и знаки С операци  сложёни , либо вычитани  дл  сумматоров вычитателей) формируютс  соответственно на выходах формирователей адресов 7 и 8 и блока формировани  кода операций 31 в зависимости от ( номера цикла VI , поступающего из счет чика 6, номера , поступаюиего из .регистра микрокоманд 4, по привеi денным формулам. Однако эти формулы раскрываютс  на этапе проектировани , когда их результаты записываютс  в посто нные пам ти блоков формирователей адреса 7 и 8 и блока фор;мировани  кода операций 31. Формирование М|4 - 1 произведений Г 7 iKO 1 (.O9i« N производитс  на сумматорах-вычитател х 29, 30 и сдвигател х 23 и 24. При этОм на сумматоре-вычитателе 29 и сдвигателе 23, на сумматоре-вычитателе 30 и сдвигателе 24 параллельно вычисл ют4U-vsb .«(XWsi«(fJ затем на одной из групп уже определ етс  разность. XWsi«((,.N) Такое вычисление позвол ет снизитьтребовани  по числу разр дов промежуточных вычислений и при этом не на|Капливэть ошибки, что важно, так как анализатор спектров работает в непрерывном режиме и внесение ошибок в рекуррентную формулу не допустимо из цикла в цикл. Дл  реальйых 14 W 32} можно проводить вычислени  в 16-ти разр дной сетке и осуществить формирование всех семи произведений за 25 операций сложениё-вычитание-сдвиг-запись, далее за 24 операций считывание-ело-жение-вычитание-запись окончательное формирование, j u)C. Итого, практически, за 50 коротких операций выполнено 7 умножений, что достигаетс  за счет последовательно параллельного умножени  только на те разр ды, которые отличны от нул  при эффективном кодировании . После выполнени  умножений выполнить обновление спектра по рекуррентной формуле не представл ет трудное-: ти; следует из блоков оперативной .пам ти выбирать старое значениеЙйУу,) :йЛ1ужное проиэведение- ХС б и (( и выполн ть операцию (-4) М)в сумматоре-вычитателе 30, аналогично .дл  мнимых частей в сумматоре-вычитателе 29. После обновлени  таким образом спектра устройство переходит в режим выполнени  весовой обработки по Хэммингу в спектральной области. Каж;Дое полученное значение (4) остаетс  в регистрах 16-19; в регистрах 19 и 17 ;;;: ) регистрах 18 и 16 - wiXyi., t-l)|B первс м разр де регистра 27 - знак у„ Xy,4.-iW Организуетс  Волде1 овска  проце ура вычислени ;i/n) бе коррекции деформации. Результат через требуемое число итераций получаетс  в регистре 19 и.выдаетс  по информационному выходу 35 из устрой ства г при одновременной выдаче по выходу сопровождени  информации 36 сигнала сопровождени . После всех итераций в регистре 2 хран тс  все значени  знаков промежуточных вычислений, которые могут использоватьс  дл  вычислени  ttytttf ч| дл  чего происходит , 1 суммирование хранимых в блоках посто нной пам ти 2 и 3 требук сих koH CTaHTCfyxigfCft-J) / j - номер итерации Волдеровской процедуры, /j -I, j , rjcie f - число двоичных разр дов. Два блока посто нной пам ти 2 и J и два регистра 27 и 28 вз ты дл  возможности распараллеливать вычислени  фазы, например, хранить все константы с frf/4 в блоке 2, а с js iTf в блоке 3, тем самым уменьшаетс  вдвое л врем  вьзчислени  фазы. Рассмотренный анализатор спектра в известных рамках может допускать доводку микропрограмм реализации конкретных алгоритмов. Дл  самых про: стейших машинных вариантов, без ухищрений весь набор алгоритмов может быть выполнен за 230 периодов . работ устройства, кото1мле складываютс ; обновление спектра - 100 периодов, весова  обработка - 32, вычисление амплитуды - 96. При вы-, числении фазы общее число периодов увеличитс  на 170. Таким образе предлагаемое устройство позвол ет реализовать весь набор задач формировани  спектров.

Claims (1)

1. АНАЛИЗАТОР СПЕКТРОВ, содержащий первый регистр, информационный вход которого является информационным входом устройства, выход первого регистра соединен с информационным входом первого блока оперативной памяти, адресный вход которого соединен с выходом первого счетчика,второй и третий блоки оперативной памяти, информационные входы которых соединены с выходами соответственно второго и третьего регистров , адресные входы второго и третьего блоков оперативной памяти соединены с первыми выходами соответственно первого и второго форми- . рователей адреса, вторые выходы которых соединены с входами соответственно первого и второго блоков постоянной памяти, первый и второй сумматоры-вычитатели, выходы которых соединены с информационными входами соответственно второго и третьего регистров, второй счетчик, выход которого соединен с входом третьего блока постоянной памяти, выход , которого соединен с входом регистра микрокоманд, первый выход котррого соединен с первым входом установки нуля второго счетчика, вход записи регистра микрокоманд соединен со счетным входом второго счетчика и с первым выходом генератора рабочих частот, второй выход которого сое динен с первым входом формирователя управляющих импульсов, второй, третий,- четвертый и пятый входы которого соединены соответственно с; вторым, третьим, четвертым и пятым выходами регистра микрокоманд, первый выход формирователя управляющих импульсов соединён с исполнительным входом первого блока оперативной памяти, второй выход формирователя управляющих' импульсов соединен с входами записи второго и третьего регистров, третий выход формирователя управляющих импульсов соединен с исполнительными входами первого и' второго формирователей адреса, четвертый выход формирователя управляющих импульсов соединен с исполнительными входами второго и ;

   . третьего блоков оперативной памяти, при этом первый управляющий в у од . устройства соединен с входом уста^:. новки нуля первого счетчика и с . вторым входом установки нуля второго счетчика, второй управляющий вход устройства соединен с входом записипервого регистра, со счетным входом первого счетчика и входом запуска генератора рабочих частот, выход третьего регистра является йнформационньнл выходом устройства, а шестой выход регистра микрокоманд является выходом сопровождения информации, о тличающийся тем, что, с целью упрощения устройства и расширения функциональных возможностей за счет вычисления амплитудногон фазового спектра и весовой обработ- ки, в него введены два сдвигателя, два коммутатора, два регистра сдвига, два триггера блокировки, два элемента И, блок формирования кода операций , четвертый и пятый регистры, ^;выходы которых соединены с первыми входами соответственно первого и второго коммутаторов, вторые входы которых соединены с выходами соот- . ветственно первого и второго блоков з. постоянной памяти, третьи входа первого и второго коммутаторов соединены с выходами соответственно второго и третьего блоков оперативной памяти, четвертые.входа первого и второго коммутаторов соединены с выходами соответственно первого блока оперативной памяти и первого регистра, управляющие входа коммутаторов соединены с восьмым выходом регистра микрокоманд и объединены с входами первого и второго элементов И, выхода первого и второго коммутаторов соединены с информационными входами соответственно первого и второго ’сдвигателей, входа числа сдвигов которых соединены с седьмым выходом регистра микрокоманд, выходы первого и второго сдвигателей соединены с первыми информационными входами соответственно первого и второго сумматоров-вычитателей , вторые информационные входы которых соединены с выходами соответственно второго и третьего регистров, выхода знакового разряда результаты первого и второго сумматоров-вычитателей соединены с входами соответственно первого и второго регистров сдвига, исполнительные входы которых соединены соответственно с пятым и шестым выходами формирователя управляющих импульсов, седьмой выход которого соединен с входами: записи четвертого и пятого регистров, а шестой, седьмой, восьмой входы формирователя управляющих импульсов соединены с девятым, Десятым и одиннадцатым выходом регистра микрокоманд, двенад цатый и тринадцатый выходы которого соединены с первыми входами соответственно первого и второго формирователей адреса, выход переполнения второго формирователя адреса соединен с входом установки единицы первого триггера блокировки, а выход переполнения первого счетчика соединен с входом установки единицы второго триггера блокировки, входа установки нуля обоих триггеров блокировки соединены с первым управляющим входом устройства, выходы первого и второго триггеров блокировки соединены с блокирующими входами соответственно первого и второго элементов И, выход второго элемента И соединен с входом записи-считывания второго и третьего блоков оперативной памяти, выход первого элемента И соединен с входом записи-считывания первого блока оперативной памяти, при этом информационные входа четвертого и пятого регистров соединены с информационными входами соответственно третьего и второго регистров, выхода первого и последнего разрядов пер- . вого и второго регистров сдвига соединены соответственно с первым, вторым, третьим и четвертым входами блока формирования кода операций, пятый вход-которого соединен с четырнадцатым выходом регистра микрокоманд, а первый и второй выходы блока формирования кода операций соединены с кодовыми входами соответственно первого и второго сумматоров-вычитателей, кроме того, выход первого счетчика соединен с вторыми входами формирователей адреса и пятым входом формирователя кода операций.