SU873148A1 - Цифровой гармонический анализатор - Google Patents

Description

Изобретение отнфситс  к вычислительной технике, особенно к специгш зированным вычислител м, и предназн чено дл  вычислени  коэффициентов р да Фурье вида: AV - ITS Х(И)61П0, rr-Q „ а ки . ViT.J.. Наиболее близким по технической сущности к предлагаемому  вл етс  устройство, содержащее три сумматор вычитател , два сдвиговых регистра, регистр, блок элементов И и блок эл ментов ИЛИ, генератор тактовых импульсов , два сдвигател , два тригге ра, два элемента задержки, три ёдемента ИЛИ и три элемента И, соедине ные определенным образом ij, Это устройство предназначено дл  вычислени  значений (Аункции вида; X-K RgCOSe i V--K Ro5in0, где RQ - модуль начального векто ( начальный код в первом сумматоре-вычитатале); k,- - коэффициент увеличени  модул -вектора после (-го шага итерации; R выбираетс  из услови  точности получе- ни  соотношени  (3), но негодитс  дл  непосредственного определени  функций (1) и. (2) . Целью изобретени   вл етс  расширение функциональных возйожностей устройства: обеспечение помимо вычислени  значений синусно-косинусных функций возможности вычислени  коэффициентов р даФурье. Это достигаетс  тем, что в устройство , содержащее генератор тактовых импульсов, регистр, три сумматора-вычитател , сумматор, блоки элементов И, ИЛИ, элементы задержки, сдвигатели и два регистра сдвига, причем выходы первого регистра подключены к соответствующим входам первого и второго сдвигателей и к входу третьего сумматора-вычитател , младшие входы которого подключены к соответствующим выходам первого регистра сдвига через первый блок элементов ИЛИ, нулевой выход знакового разр - да третьего сумматора-вычитател  подключен к суммирующему входу третьего сумматора-вычитател , суммиоующему входу первого сумматора-вычитател  и вычитающему входу второго сумматора вычитател , выходы которого подключены к соответствующим входам первого -регистра, выходы которого подключены к соответствующим входам первого сдвигател , выходы первого сумматора-вычитател  подключены к соответствукхцим входам второго сдвгател , выходы которого подключены к соответствующим входам второго сумматора-вычитател , суммирующий вход которого подключен к вычитающему входу и единичному выходу знакового разр да третьего -сумматоравычитател и вычитающему входу первого сумматора-вычитател , первый вход установки в ноль которого подключен к выходу первого элемента И, первый вход которого подключен к сташему выходу первого регистра сдвига и к первому входу второго элемента ИЛИ, выход которого подключен к первым управл ющим входам первого и второго сдвигателей, а второй вход - ко второму выходу первого регистра сдвига , сдвигающий вход которого подключен к выходу второго элемента згщержки , вход которого объединен со вторым входом первого элемента И, управл ющим входом третьего суг матора вычитател , первым входом второго элмента И и четвертым выходом второго регистра сдвига, третий выход которого подключен к управл ющему входу первого сумматора-вычитател , второй выход подключен к управл ющему входу второго сумматора-вычитател , а первый выход - к управл ющему входу регистра, вход установки в ноль которого подключен к входам установки в ноль второго сумматора-вычитател , второго регистра сдвига и первого регистра сдвига, последний выход которого подключен к управл ющим входам первого и второго сдвигателей, вторые управл ющие входы которого объединены с инЛормационным входом .. третьего разр да третьего сумматоравычитател , введены два сумматора,две кнопки,два ключа,счетчик, преобразователь аналог-код и буферный регистр причем выходы третьего сумматора подключены ко входам первого блока элементов И, а управл ющий вход подключен к управл кщему входу буферного , выходу ВТОРОГО элемента И, первому входу первого элемента ИЛИ и входу первого элемента задержки, выхвд которого подключен к управл ющему входу второго блока элементов И, выходы которого подключены к первой группе входов второго блока элементов ИЛИ, втора  группа входов которого подключена к выходам первого сдвигател , а выходы ко входам первого сумматора-вычигЕател , выход второй кнопки подключен к входам установки в ноль второго регистра

сдвига, счетчика, первого сумматоравычитател , третьего сум-матора, преобразовател  аналог-код, буферного регистра , второго и первого cyiviMaTOров и первому входу третьего элемента ИЛИ,информационные входы второго и первого сумматоров подключены к соответствующим информационным выходам второго и первого сумматороввычитателей соответственно, а управл ющие входы, подключены к выходу третьего элемента И, первый вход которого подключен к третьему выходу второго регистра сдвига, второй вход подключен ко втором входу второго элемента И, выход которого подключен к первому входу первого элемента ИЛИ выход которо-го подключен к выходу установки единицы первого регистра сдвига, а второй вход - подключен к выходу первой кнопки, входу установки единицы второго регистра сдвига, второму входу четвертого элемента ИЛИ, единичному входу триггера, единичный выход которого подключен I к первому входу четвертого элемЪнта И, а нулевой вход - к выходу третьего элемента ИЛИ, второй вход которого пoдкJтачeн к выходу первого ключа, первый и второй входы которого подключены к первому и второму выходам счетчика соответственно, вход которого подключен к выходу младше ,го разр да первого регистра сдвига, выход генератора импульсов подключен ко BTopof входу четвертого элемента И, выход которого подключен к сдвгающему входу второго регистра сдвига , третий выход которого подключен к первому входу четвертого элемента ИЛИ, выход которого подключен к у правл гсщему входу преобразовател  аналог-код, выход которого через второй ключ подключен к информационным входам буферного регистра, выходы которого подключены к информационным входам второго блока элементов И.

На чертеже изображена структурна  схема цифрового гармонического анализатора .

Схема цифрового гармонического анализатора содержит регистр 1, перв сдвигатель 2, первый сумматор-вычитатель 3, второй сдвигатель 4, второ сумматор-вычитатель 5, первый блок б элементов И, третий сумматор-вычитатель 7, первый блок 8 элементов ИЛИ, первый регистр 9 сдвига , второй регистр 10 сдвига, второй сумматор 11, первый сумматор 12, первый элемент ИЛИ 13, первый элемент 14 задержки, второй элемент 15 задержки , первый элемент И 16, второй элемент И 17, третий элемент И 18, второй электнт ИЛИ 19,третий сумматор 20, генератор 21 тактовых импульсов, первую кнопку 22, второй блок 23 элементов 1, преобразователь 24 аналогкод , буферный регистр 25, вторую кнопку 26, счетчик 27, триггер 28, четвертый элемент И 29, третий элемент ИЛИ 30, четвертый элемент ИЛИ 31, второй блок 32 элементов ИЛИ, первый .ключ 33, второй ключ 34. Анализатор работает следугацим образом. . При нажатии кнопки 26 устройство устанавливаетс  в нулевое начальное состо ние. При этом в нулевое поло - жение устанавливаютс  преобразовател 24, буферный регистр 25, счетчик 27 через третий элемент ИЛИ 30, триггер 28, третий сумматор 20, третий сумматор-вычитатель 7, первый регистр сдвига, второй регистр 10 сдвига, регистр 1,первый сумматор-вычитател 3, второй сумматор-вычитатель 5, вто рой сумматор 11 и первый сумматор 1 Генератор 21 тактовых импульсов пос то нно вырабатывает последовательно тактовых импульсов, котора  поступает на второй вход четвертого элемента И 29. На установочные входы третьего сумматора 20 подаетс  код приращени  Л© аргумента функций синуса и косинуса. Причем Л0 опредё л етс  из услови  Д0-.-, где k - . номер гармоники; N - количество точек дискретизации сигнала x(t); N и k выбираютс  априорно. На информационный вход преобразовател  24 подключен входной сигнал x(t). Пои нажатии кнопки 22 триггер 28 переводит с  в единичное состо ние. Сигнал, возникающий на единичном выходе триг гера 28 открывает элемент И 29, на ег выходе возникают импульсы тактовой частоты. Этот же сигнал с выхода кнопки 22 через четвертый элемент ИЛИ 31 запускает преобразователь 24 в котором формируетс  коп первого разр да кодового эквивалента дискрет ной величины х{п) входного сигнала x(t) при . В то же врем  сигнал с выхода кнопки 22 устанавливает через первый элемент ИЛИ 13.в.регистре 9 сдвига код ft 0,10.,.Q (разр дность регистра 9 равна R, выбираетс  из услови  точности задани  угла 0 ). Нз этих же соображений выбираютс  разр дности сумматора 20 третьего сумматора-вычитател  7, регистра 1, первого и второго сумматоров-вычитателей 3 и 5. При этом так же устанавливаетс  код 10000 в регистре 10. На этом заканчиваетс  начальный шаг вычислений. При вычислении коэффициентов р да Фурье ключ 34.3aMKHVT, а ключ 33 обеспечивает замыкание цепи второй выход счетчик 26 - второй вход третьего элемента 30. . Следующий после начального шага вычислений подготовительный этап предназначен дл  Формировани  нулевого кодового эквивалента входной величины х(п) при п 0. Дл  рассмотрени  этого шага достаточно указать что каждый сигнал, поступающий на вход регистра сдвига 10, осуществл ет изменение кода, который хранитс  в нем. Начальный код 10000, затем 01000, далее 00100, 00010, 00001, потом оп ть 10000, ОЮОб, и т.д. Каждый раз код 00010 формирует на третьем выходе регистра 10 сигнал, который поступает через элемент ИГЧ 31 на вход преобразовател  24, который формирует поразр дно код х(о). Каждый раз код 00001 формирует на червертом выходе регистра 10 сигнал, который сдвигает код в регистре 9. Начальное состо ние }3 0,100...О, затем Р,- 0,010.. .0,,.,. ,PR 0,0. .01. Изменени  состо ний регистров 9 и 10 во врем  выполнени  подготовительного шага состо ни  регистра 1, сумматоров-вычитателей 3,5,7 и сумматоров 11, 12, 20 не мен ютс , так как в них суммируютс  (вычитаютс ) нулевые колы. С получением комбинации f5) 0,0...01 на регистре 9 и 00001, на регистре 10 заканчиваетс  подготовительный шаг вычислений. При этом сигнал с выхода элемента 17 устанавливает в .регистре 10 код /3, 0,10.. О через элемент 13 осуществл ет операцию суммировани  в сумматоре 20 (в сумматоре находилс  нулевой код, а f, , теперь код Уд переписывает код X(О) из преобразовател  24 в регистр 25. Этот же-сигнал, задержанный на элементе задержки 14, устанавливает через блок 6 код &о в сумматор-вьиитатель 7 и через блоки 23 и 32 код Х(0) в сумматор-вычитатель 3. Первый шаг итерации осуществл етс  следующим образом. В регистр 10 записываетс  код 01000. В то же врем  на первом выходе регистра 10 по вл етс  сигнал соответствующий единичному уровню, который осуществл ет подачу кода из второго сумматора-вычитател  5 в регистр 1. Осуществл етс  микроопераци  If 5 ,т.е. содержи иому регистра 1 присваиваетс  значение сумматора-вычитател  5. Далее тактовый импульс осуществл ет сдвиг информации в регистре 10, где оказываетс  код 00100, который формирует сигнал единичного уровн  на втором выходе регистра 10. Этот сигнал поступает на вход сумматора-вычитател  5 , осуществл   тем самым микрооперацию 5 . Знак кода, переписываемого из сумматора-вычитател  3 в сумматор-вычитатель 5, определ етс  знаковым разр дом сумматоравычитател  7. После прихода следующего тактового импульса в регистре 1 устанавливаетс  код 00010 и возбуждаетс  тре-. тий выход. Сигнал с третьего выхода егистра 10 осуществл ет суммирование предыдущего числа в сумматоревычитателе 3с кодом, хран щимс - в регистре 1, т.е. выполн етс  микроопераци  . Очередной тактовый импульс устанавливает в регистре 10 код 00001. Сигнал с единичного уровн  с четвертого выхода осуществл ет суммирование (с учетом знаков) 0о и , содержимого регистра 9 С т.е. Р 0,10... О ). Этот же сигнал, проход  через открытый элемент И 16, устанавливает сумматор-вычитатель 3 в нулевое состо ние (). На этом фактически заканчиваетс  п тый (последний) такт первого шага итеративного процесса. Каждый шаг (начина  с первого шага итерации) выполн етс  за п ть тактов. Дл  удобства в каждом шаге выдел етс  нулевой, первый, второй, третий и четвертый импульсы. Это соответствует следующим кодам в регистре 10 - 10000, 01000, 00100, 00010, 00001, которые циклически повтор ютс . Регистр 10 представл ет собой кольцевой регистр сдвига.

Второй шаг начинаетс  с приходом нового импульса, который устанавливает в регистре 10 код 10000. В то же врем  сигнал с выхода элемен а задержки 15 осуществл ет в регистре 9 микрооперацию (т.е. устанавливает код Р2 0,01...о;,, код 01000 в регистре 10 осуществл ет передачу со держимого второго сумматора-вычитател  5 в регистр 1 ( 1 5 . Далее код 00100 осуществл ет суммирование кодов, хран 1зихс  в сумматорах вычитател х 5 и 3, т.е. выполн етс  микроопераци  . Следукидий импульс обеспечивает выполнение микроопераций 3 t l7-2. Очередной импульс обеспечивает выполнение алгебраического суммировани  содержимого сумматора-вычитател  7 с кодом, хран щимс  в регистре 9, т.е. Третий и последующие шаги итерации аналогичны второму. При этом на каждом R-OM шаге циклически повтор ютс  следующие микрооперации: 9 , . - первый импульс; 5 3 2 второй импульс f третий импульс; четвертый импульс.

По окончании R-ro шага итерации в регистре 9 формируетс  код 0,00..., а в регистре 10-0001, что соответствует по влению единичных сигналов на и 4-ом выходах регистров 9 и 10 роответственно, которые открывают элемент И-17. С выхода И 17 сигнал разрешает работу элемента ИЛИ 13. Весь процесс повтор етс  сначала. При этом необходимо учесть то, что в третий сумматор-вычитатель 7 заноситс  теперь код (

при ), в первый сумматор-вычитатель 3 заноситс  код сигнала в точке . Результаты вычислений Функдни занос тс  в сумматоры 11 и -12 после срабатывани  элемента И 18.

Этот процесс повтор етс  до тех пор, пока не будут исследованы все (N-1) точек (сигнал переполнени  счетчика 27j| . Нормирование значений коэффициентов осуществл етс  в суммагорах 11 и 12 путем соответствующего выбора их разр дности и положени  зап той. При этом необходимо, чтобы , тогда в сумматорах 11 и 12 получаютс  значени  коэффициентов р да Фурье А и В|, рассчитанные по формулам:

);

(n)coseТаким образом, предложенное устройство обладает тем существенным преимуществом, что благодар  введению новых блоков и св зей достигаетс  расширение функциональных возможностей известного устройства: предложенное устройство позвол ет не только вычисл ть значени  синуса и косинуса, но и получать коэффициенты р да Фурье.

Кроме того, по сравнению с известными анализаторами в предложенном устройстве повышено быстродействие за счет совмещени  по времени и аппаратуре выполнени  операций получени  значений гармонических функций с умножением последних на значени  входного сигнала. Все это позвол ет расширить область применени  подобных устройств.

Claims (1)

1. Формула изобретени 

   Цифровой гармонический анализатор содержащий генератор тактовых импульсов , регистр, три сумматора-вычитател , сумматор, блоки элементов И, ИЛИ, элементы задержки, сдвигатели и два регистра сдвига, причем выходы первого регистра сдвига подключены к соответствующим входам первого и второго сдвигателей и к входу третьего сумматора-вычитател , младшие входы которого подключены к соответствующим выходам первого регистра сдвига через первый блок элементов ИЛИ, нулевой выход знакового разр да третьего сумматора-вычитател  подключен к суммирукщему входу третьего сумматора-вычитател ,суммирующему входу первого сумматора-вычитател  и вычитающему входу второго сумматора-1зычитател , выходы которого подключены к соответствующим входам первого регистра сдвига,выходы которого подключены к соответствующим входам первого..сдвигател ,выходы первого сумматора-вычитател  подключены к соответствующим входам второго сдвигател  выходы которого подключены к соответ ствующим входам второго сумматоравычитател , суммирующий вход которого подключен к вычитающему входу и единичному выходу знакового разр да третьего сумматора-вычитател  и вычитающему входу первого сумматора-вычитател , первый вход установки в ноль которого подключен к выходу первого элемента И, первый вход которого подключен к стар дему выходу первого регистра сдвига и к первому входу второго элемента ИЛИ, выход которого подключен к первым управл ющим входам первого и второго сдвигателей, а второй входко второму выходу первого регистра сдвига сдвигающий вход которого подключен к выходу второго элемента задержки, вход которого объединен со вторым входом первого элемента И управл ющим входом третьего сумматора-вычитател ,первым входом второго элемента И и четвертым выходом второ регистра сдвига, третий выход которо го подключен к управл ющему входу первого сумматора вычитател  второй выход подключен к управл ющему входу второго сумматора-вычитател , а первый выход - к управл ющему входу регистра, вход установки в ноль которого подключен к входам установки в ноль второго сумматора-вычитател  второго регистра сдвига и первого регистра сдвига, последний выход ко торого подключен к управл ющим входам первого и второго сдвигателей, вторые управл ющие входы которого объединены с информационным входом третьего разр да третьего сумматоравычитател  ,о тл и ч ающий с  тем, что,.с целью расширени  функциональных возможностей, в.него введены два сумматора, две кнопки, два ключа, счетчик, преобразователь аналог-код и буферный регистр, причем выходы третьего сумматора подключены ко входс1м первого блока элементов И а управл ющий вход подключен к управ л ющему входу буферного регистра, выходу второго элемента И,первому входу первого элемента ИЛИ и входу первого элемента задержки, выход которого подключен к Управл ющему входу второго блока элементов И выходы которого подключены к первой группе входов второго блока элементов ИЛИ, .втора  группа входов кото .рого подключена к выходам первого сдвигател , а выходы ко входам первого сумматора-вычитател , выход второй кнопки подключен к входам установки в ноль второго регистра сдвига, счетчика , пеового сумматора-вычитател , третьего сумматора преобразователе аналог-код, буферного регистра, второго и первого сумматоров и первому входу третьего элемента ИЛИ, информационные входы второго и первого сумматоров подключены к соответствующим информационным выходам второго и первого сумматоров-вычитателей соответственно , а управл ющие входы подключены к выходу третьего элемента И, первый вход которого подключен к третьему выходу второго регистра Сдвига,второй вход подключен ко второму входу второго элемента И, выходкоторого подключен к.первому входу первого элемента ИЛИ, йыход которого подключен к выходу установки единицы первого регистра сдвига, а второй вход - подключен к выходу первой кнопки, входу установки единицы второго регистра сдвига, второму входу четвертого элемента ИЛИ, единичному входу триггера, единичный выход которого подключен к первому входу четвертого элемента И, а нулевой вход - к выходу третьего элемента ИЛИ, второй вход которого подключен к выходу первого ключа, первый и второй входы которого подключены к первому и второму выходам счетчика соответственно, вход которого подключен к выходу младшего разр да первого регистра сдвига, выход генератора импульсов подключен ко второму входу четвертого элемента И, выход которого подключен к сдвигающему входу второго регистра сдвига, третий выход которюго подключен к первому входу четвертого элемента ИЛИ, выход которого подключён к управл ющему входу преобразовател  аналогкод , выхоц которого через второй ключ подключен к информационным входам буферного регистра, выхода которого подключены к информационным входам второго блока элементов И. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР по Зс1 вке 2636100/24,f кл. е 06 F 15/34, 1978.

   .