Изобретение относитс к цифровой вычислительной технике и может быть 1;спользовано в аппаратуре цифровой фильтрации сигналов. Известен цифровой фильтр, исполь зуемый дл цифровой обработки сигналов JY| . Недостатком данного устройства л етс необходимость дополнительной обработки выходных отсчетов фильтра дл уменьшени погрешностей вычислений , обусловленных квантованием коэффициентов фильтра, что уменьшае его быстродействие. Наиболее близким h изобретению п технической сущности вл етс цифро вой фильтр, содержащий последовател но соединенные блок задержки и ариф метический блок, вход которого вл етс входом фильтра, блок синхронизации , первый, выход которого соедине с управл юсщм входами блока пам ти -И блока задержкл, первый коммутатор блок округлени (веро тностного), второй коммутатор и блок усреднени выход которого вл етс выходом филь ра, последовательно соединенные первый кo Iмyтaтop, блок округлени , вто рой кo 1мyтaтop, один выход которого соединен с третьим входом арифметического блока, а другой - с входом блока усреднени и блока задержки, выход арифметического блока соединен с информационным входом первого коммутатора , другой информационный вход которого соединен с выходом блока па гл ти, второй выход блока синхронизации подключен к управл ющему входу первого кo 1мyтaтopa, а третий и четвертый выходы блока синхронизации соединены с управл ющими входс1ми второго коглг/гутатора и блока усреднени 2 . Недостатком известного цифрового фильтра вл етс необходимость многократного вычислени выходных отсчетов цепи или их усреднени по ансамблю. Така необходимость возникает из-за, сущности самого метода веро тностного округлени , примен емого в схемной реализации, дл уменьшени ошибок квантовани , Очевидно , что необходимость усреднени выходных отсчетов существенно понижает быстродействие фильтра, причем дл эффективного уменьшени погрешностей , обусловленных квантованием коэффициентов, число усреднений должно быть большим. Цель изобретени - повышение быртродействй и точности цифрового фильтра. . Эта цель достигаетс тем, что, в известный цифровой фильтр, содержащий блок задержки, информационный выход которого подкгаочен к первому входу элемента И, выход которого соединен с первым входом умножител , выход которого подключен к первому входу первого суг.1матора, выход которого соединен с информационным входом регистра, информационный выход которого соединен с вторым вхо-. дом первого суг-матора, информационным входом блока задержки и вл етс информационным выходом фильтра, а второй вход элемента И вл етс информационным входом фильтра, и регистр коэффициента усилени , введены первый и второй коммутаторы, первый и второй генераторы тактовых импульсов, формирователь импульсов, счетчик, второй сумматор, кольцевой сдвиговый регистр коэффициентов и группа кольцевых сдвиговых регистров поправок, выход первого ген-ератора тактовых иглпульсов соединен с входом формировател импульсов, выход которого подключен к третьему входу элемента И, установочному входу регистра, управл ющеглу входу первого коммутатора, становочног-1у , входу регистра, управл ющему входу первого коммутатора, установо 1ному входу счетчика и входу запуска второго генератора тактовых импульсов, выход которого подключен к тактовому входу блока задержки, тактовому входу регистра, управл ющему входу кольцевого сдвигового регистра коэффициентов и тактовому входу счетчика ,9 выход старшего разр да которого соединен с входом останова второго генератора тактовых импульсоц, входом записи блока задержки и управл юишми входами кольцевых сдвиговых ргегистров поправок группы, информационные выходы которых соединены с . соответствующими информационными входами второго коммутатора, информационный выход которого соединен с первым входом второго сумматора, выход которого подкл1гчен к первому информационному входу первого коглмутатора, информационный выход которого соединен с вторым входом умножител , информационный выход регистра коэффициента усилени подключен к второму информационному входу первого коммутатора , третий информационный вход которого соединен с информационным выходом кольцевого сдвигового регистра коэффициентов, выход младшего разр да которого подключен к второму входу второго cy лмaтopa, управл ющий вход второго коммутатора соединен с информационным выходом счетчика . Повышение быстродействи предлагаемого цифрового фильтра по сравнению с известным достигаетс тем, что в предлагаемом устройстве уменьшение ошибок квантовани достигаетс не за Q вычислений каждого выходного отсчета у{п), а за одну реа зацию вычислени у(п). Уменьшени ошибок, обусловленных квантовани коэффициентов фильтра, за одну р зацию вычислени у(п) достигаетс тем, что в предложенное устройст вместо уравнени (1) фактически л етс решение уравнени v(2) i VH4Al Xa;4l.«-i bxt«V Ч UM ) (.tt) 4 (,n-О t V X In), где .последовательность коэффицие тов (ia) задаетс в следующем п р дке; a;i,mk + (mk;+m+i,,. a;tmki+m+Uv-0 a i; , a(,imM) Oi42j где m 0,1,2,3,... Коэффициенты Q,- И вычисл ю с помощью форм5 1ы (U ) а,., ) а, а., а а;-Ла-;есАи где ftQJ.2 - погрешность, возни ща при усечении к фициента В дв ных разр дов; ьо1 . 2 - ло; Коэффициент К; в фсфглуле (3) личина цикла коммутации коэффици Q;-, определ етс из (5) ( .САИ U0l; ua;, L « j|aJ илиг ьа- т двоичной арифметики коэффици QJ можно представить в виде «iHio24,.4ice..)... или в фор1/1альном виде ЧлоЯ,-.-,Я;вЯчвм) где q-,je 0,13. Тогда ,,)).-. Отсюда (ч) перепишетс в виде .Я;о-Ч{в «2 Я1оЯ Ц вм если йа а- , tr)toi4io--,t4i8Jl n4 o4i,7ecNMba tboJ ., Из (7) видно, что коэффициентыс,иа;2 представлены точно fi разр дами и, следовательно, уменьшаютс в диапазоне , разр дной сетки В-разр дного арифметического блока и В-разр дногхэ блока пам ти. На чертеже представлена блок-схема цифрового фильтра. Цифровой фильтр содержит блок 1 задержки, элемент И 2, умножитель 3, сумматрр 4, регистр 5, коммутатор 6, регистр 7 коэффициента усилени , кольцевой сдвиговый регистр 8 коэффициентов , сумматор 9, коммутатор 10, группу кольцевь1Х сдвиговых регистров . 11 поправок, генераторы 12 и 13 тактовых импульсов, формирователь 14 импульсов и. счетчик 15, Цифровой фильтр работает следующим образом. По разретаающему сигналу с выхода формировател 14 импульсов происходит подача на умножитель 3 через элемент Й2 очередной выборки входного сигнала х(п) в параллельном коде. Одновременно через кр.1утатор б на другой вход умножител подаетс коэ(1 фициент усилени В, кроме того, данный управл ющий сигнал производит очистку регистра 5 от предыдущего результата у(п-1). Тот же сигнал запускает генератор 12, который генерирует V импульсов, где V - пор док фильтра. Длительность управл ющего импульса выбираетс достаточной дл вычислени произведени В х(п). При окончании управл ющего импульса происходит запись результата Ъ х{п) в регистр 5 и переключение элемента И 2 и коммутатора б, при этом на умножитель 3 подаютс сомножители ау+1#,,,) и y(n-V). Произведение (Ом-ЧулУ-у(.) суммируетс с предыдущим результатом Ъх(п) и первым управл ющим иг-чпульсом с выхода генератора 12 результат записываетс в регистр 5. Кроме того, данным управуправл ющим сигналом производитс сдвиг регистра 8 и блока 1 задержки, а такле происхэдит смена адреса на когдмутаторе 10. В. этом случае на суг 1матор 9 поступают младший разр д коэффицпентстау., и поправочный коэффициент .,,V В результате на умножитель 3 бу,ут поданы сомножители (av.,+Vy.,,)n y(n-V+l) и результат произведени:- прибавитс к сумме регистра 5. Аналогичный процесс продолжаетс с приходом ка щого управл ющего импульса с выхода генератора 12. Количество циклов вычислений равно пор дку фильтра -V. Через V циклов в регистре 5 образуетс результат вида ,) + -() (1 Последний V-й управл ющий сигнал оптанавливает генератор 12 и осуществ