SU1751777A1 - Устройство дл вычислени корней - Google Patents

Abstract

Изобретение относитс  if области вычислительной техники и может быть использовано при построении специализированных и проблемно-ориентированных процессоров и функциональных преобразователей дл  обработки информации в системах реального времени Целью изобретени   вл етс  упрощение устройства Устройство содержит блок приращени  функции, сумматор функции, шифратор регистр приращени  корн , дешифратор, сумматор корн , блок сравнени  с порогом, блок управлени  формирователь знака приращени  корн , содержащий триггер и элемент РАВНОЗНАЧНОСТЬ Предназначено дл  вычислени  корней нелинейных уравнений в режиме слежени  за быстроизмен ющимс  значением правой части уравнени , отличаетс  от известных высоким быстродействием и малыми аппаратурными затратами благодар  использованию кодирующих элементов дл  формировани  приращений корн  в виде одного двоичного разр да в определенной позииии кода 2 ил Ё

Description

Изобретение относитс  к области вычислительной техники и может быть использовано в системах управлени  реального времени дл  построени  специализированных вычислительных устройств и функциональных преобразователей информации.

Известно устройство дл  вычислени  корней, содержащее п сумматоров, регистр, группы элементов И реверсивный счетчик, распределитель импульсов схему сравнени , триггер и элемент ИЛИ. В режиме вычислени  корней уравнений выход сумматора функции подключен через коммутирующие элементы к входу схемы сравнени . Поскольку приращени  искомого корн  по абсолютной величине равны единице младшего разр да (2 ). где р-разр д- ность реверсивного счетчика 9, то дл  вычислени  одного корн  уравнени  n-й степени может потребоватьс  до 2Р циклов работы устройства, каждый из которых состоит из (п+2) тактов Таким образом, недостатком этого устройства  вл етс  низкое быстродействие и узкий диапазон частот обрабатываемых сигналов

Наиболее близким по функциональному назначению и технической сущности  вл етс  устройство дл  вычислени  корней уравнени  апхп + ап-1 + ., + aix + а0 0, содержащее блок приращени  функции, сумматор функции, схему сравнени , два шифратора, сумматор приращени  корн , комбинационный сумматор, регистр приращени  корн , дешифратор, сумматор корн  и блок управлени .

Устройство-прототип содержит блок приращени  функции, сумматор функции, первый и второй шифраторы сумматор приV

СЛ

VI v| VJ

ращени  корн , комбинационный сумматор , регистр приращени  корн , дешифратор , сумматор корн , схему сравнени , блок управлени  вход запуска, информационный вход и выход устройства. Блок управлени  содержат элемент ИЛИ. ждущий мультивиСчр jp, элементы задержки, элемент И.

Недост& гком прототипа  вл етс  сложность устрою -ва и большие аппаратурные затраты, так к и нем реализован сложный алгоритм Haxt. чдени  приращени  корн , требующий нал чи  в устройстве двух шифраторов , сумматора приращени  корн  и комбинационного сумматора. На практике часто бывает известно (или его можно определить аналитически) значение производной функции, использование которого позвол ет упростить структуру устройства и алгоритм нахождени  искомого корн .Целью изобретени   вл етс  упрощение устройства

На фиг, 1 приведена блок-схема устрой- ства; на фиг,2 - вариант схемы блока приращени  функции.

Устройство содержит блок 1 приращени  функции, сумматор 2 функции, шифратор 3, формирователь 4 приращени  корн , состо щий из триггера 5 и элемента РАВНОЗНАЧНОСТЬ О, регистр 7 приращени  корн , дешифратор 8, сумматор 9 корн , блок Юсравнени  с порогом, блок 11 управлени , вход 12 запуска, вход задани  начального приближени  13, выход 14 и вход 15 задани  знака производной.

На фиг.2 представлены первый 16 и второй 17 регистры коэффициентов, первый 18, второй 19 и третий 20 мультиплексоры, первый 21 и второй 22 сумматоры, элемент ИЛИ 23, первый 24, второй 25 и третий 26 элементы задержки.

Устройство при вычислении корн  уравнени  апхп + an-ix 1 + aix + а0 0 работает следующим образом.

Перед началом работы устройства в сумматор 2 функции заноситс  начальное значение заданной функции, которое, на- пр.имер, дл  нулевого значени  корн  равно значению коэффициента до. В регистры и сумматоры блока 1 приращени  функции занос тс  значени  коэффициентов ai, а регистр 7 приращени  корн  устанавливаетс  в нулевое состо ние. В зависимости от знака производной заданной функции триггер 5 формировател  4 знака приращени  корн  л о входу 15 устройства устанавливаетс  в соответствующее состо ние (нулевое - дл  положительного и единичное - дл  отрицательного значений производной функции )

На вход 12 запуска устройства поступает сигнал запуска, под воздействием которого блок 11 управлени  (построенный как и в прототипе, на базе ждущего мультивибратора и элементов задержки) выдает последовательность управл ющих импульсов .

В первом такте шифратор 3 формирует на своем выходе и выдает на вход регистра

7 приращени  корн  код номера старшего значащего разр да значени  функции, поступающего с выхода сумматора 2 функции на вход шифратора 3. Знак приращени  корн  формируетс  с помощью формировател 

4 в зависимости от состо ни  триггера Бив соответствии со знаком кода в сумматоре 1 функции. Код приращени  корн  фиксируетс  в регистре 7 приращени  корн  во втором такте

В третьем такте блок 1 приращени  функции начинает вычисл ть приращение функции дл  нового зн чени  корн  Количество затрачиваемых дл  этого тактов зависит от вида заданной функции После окончани 

этого процесса с выхода готовности блока 1 приращени  функции поступает сигнал на вход разрешени  блока 11 управлени , который выдает разрешающий сигнал на управл ющий вход сумматора 2 функции, где

вычисл етс  новое значение функции, и разрешающий сигнал на вход блока 10 сравнени  с порогом, где происходит сравнение величины приращени  корн  с заданной точностью Если приращение корн  больше

заданной точности то блок 10 выдает сигнал на блок 11 управлени  дл  продолжени  итерационного процесса, В этом же третьем такте значение приращени  корн  с выхода регистра 7 приращени  корн  подаетс  через дешифратор 8 на вход сумматора 9 корн , где оно прибавл етс  (или вычитаетс  в зависимости от знака регистра 7 приращени  корн ) к предыдущему значению корн . Если приращение коон  меньше заданной

точности, то блок 10 определ ет признак окончани  работы устройства поскольку в этом случае на вход блока 11 управлени  не поступает запускающий сигнал с выхода блока 10 Искомое значение корн  содержитс  в сумматоре 9 корн  и фиксируетс  на выходе 14 устройства.

Рассмотрим функционирование блоков устройства на примере вычислени  корн  уравнени  ах + Ьх + с 0 Дл  этого уравнени  блок 1 приращени  функции вычисл ет значение приращени  равное ах Дх + ахм + b Д х, а сумматор функции 2 вычисл ет значение ах + bx x с дл  каждого текущего значени  аргумента Дл  данного уравнени  структурна  схема блока 1 приращени  функции приведена на фиг.2,

Результаты вычислени  корн  дл  примера 0,4 х2 + 0.8 х - 0,276 0 приведены в таблице. Дл  нулевого начального прибли- жени  корн  в сумматор 2 функции заноситс  код коэффициента с - 0,276. В регистры коэффициентов 16 и 17 блока 1 занос тс  соответственно коды 0,4 и 0,8. а сумматоры 21 и 22 блока 1, сумматор 9 корн  и регистр 7 приращени  корн  устанавливаютс  в нулевое состо ние. Так как производна  функции дл  данного уравнени  положительна, то триггер 5 формировател  4 знака приращени  корн  устанавливаетс  в нулевое со- сто ние. Абсолютное значение приращени  корн  на первом такте формируетс  с помощью шифратора 3, который определ ет номер старшего значащего разр да кода 0,276, содержащегос  в сумматоре 2 функ- ции. Знак приращени  корн  дл  данного уравнени  с положительной производной функции выбираетс  противоположным знаку кода, содержащегос  в сумматоре 2 функции, путем занесени  инверсного ко- да знакового разр да сумматора 2 функции , через элемент 6 РАВНОЗНАЧНОСТЬ формировател  4 знака приращени  корн , в знаковый разр д регистра приращени  корн  7. В данном случае номер старшего значащего разр да содержимого сумматора 2 функции равен 2, что соответствует приращению корн  равному 0,25. Блок приращени  функции 1 в течение трех тактов осуществл ет вычисление прираще- ни  функции, причем на сумматор 21 в первом такте передаетс  со сдвигом на два разр да вправо содержимое сумматора 22, при этом знак приращени  корн  управл ет сумматором 21 так, что выполн етс  опера- ци  сложени . Во втором такте на сумматор 21 заноситс  сдвинутое на два разр да вправо содержимое регистра 17. а на сумматор 22 - содержимое регистра 16, тем самым формируетс  значение ах 0,4 (0,25), которое в третьем такте заноситс  на сумматор 21, где формируетс  код приращени  функции ах Axi + b Axi + axi Дх| 0 (0,25) + (0,8 0,25) + 0,4-0,25-0,25 0,225. Это значение прибавл етс  к коду в сумматоре 2 функции, а в сумматоре 9 корн  формируетс  значение корн  х 0,25. Ход дальнейших вычислений представлен в таблице, откуда видно, что в сумматоре 9 корн  в ходе итерационного процесса формируетс 

приближенное значение искомого корн  (точное значение корн  х 0,3).

По сравнению с прототипом предлагаемое устройство имеет более простую структуру и меньший объем аппаратурных затрат, так как из прототипа исключены такие сложные блоки, как шифратор, два сумматора, а введен простой формирователь знака приращени  корн , содержащий триггер и элемент РАВНОЗНАЧНОСТЬ.

Claims (1)

1. Формула изобретени  Устройство дл  вычислени  корней, со- держа Щее сумматор функции, блок сравнени  с порогом, блок приращени  функции, шифратор, регистр приращени  корн , дешифратор , сумматор корн  и блок управлени , причем вход задани  начального приближени  устройство соединен с установочным входом сумматора функции, выход суммы которого соединен с информационным входом шифратора, вход разрешени  которого соединен с первым выходом блока управлени , второй выход которого соединен с входом синхронизации регистра приращени  корн , выход которого соединен с информационным входом блока сравнени  с порогом и с входом дешифратора, выход которого соединен с информационным входом сумматора корн , вход синхронизации которого соединен с входом разрешени  блока сравнени  с порогом и с третьим выходом блока управлени , четвертый и п тый выходы которого соединены с входами синхронизации соответственно сумматора функции и блока приращени  функции, выход кода приращени  и выход готовности которого соединены соответственно с информационным входом сумматора функции и входом разрешени  блока управлени , входы останова и запуска которого соединены соответственно с выходом блока сравнени  с порогом и входом запуска устройства, отличающеес  тем, что, с целью упрощени , оно содержит формирователь знака приращени  корн , состо щий из триггера и элемента РАВНО 3 НАЧ Н ОСТЬ, первый вход которого соединен с выходом триггера, установочный вход которого соединен с входом задани  знака производной устройства, выход знака сумматора функции соединен с вторым входом элемента РАВНОЗНАЧНОСТЬ, выход которого соединен с входом знакового разр да регистра приращений корн .

   Фиг /