SU741234A1 - Линейно-круговой интерпол тор - Google Patents

Description

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в системах программного управлени  станками. Известны линейно-круговые интерпо л торы, построенные на основе цифровых дифференциальных анализаторов (ЦЦА) параллельного действи , в кото рых дл  повышени  точности интерпол  ции окружности эа счет исключени  погрешности интегрировани , работа каждого из двух охваченных обратной св зью интеграторов происходит последовательно 1. Недостатком этих устройств  вл етс  двойное снижение быстродействи  (по сравнению с устройствами с синхронно работающими интеграторами) компенсаци  которого эквивалентна увеличению объема электронного обору довани  в два раза. Наиболее близким техническим решением к данному изобретению  вл етс  линейно-круговой интерпол тор на основе ЦДЛ последовательного действи с синхронно работающими интегратора ми системы числового программного управлени , содержащий блок задани  програмкш, блок задани  скорости, элемент И, блок пам ти координатных приращений, коммутатор, два интегратора , каждый из которых содержит счетчик, первый и второй регистры, первый и второй сумматоры, блок пам ти старшего разр да, преобразователь последовательно-параллельного кода в последовательный, схему блокировки уменьшени  номера старыего разр да, причем первые входы всех регистров каждого интегратора соединены с выходами блока задани  скорости , вторые входы первых регистров св заны с первыми выходами блока задани  программы и входами блоков пам ти , третьи входы первых сдвиговых регистров св заны с выходами первых сумматоров и первыми входами вторых сумматоров, выходы первых сдвиговых регистров св заны с первыми входами первых сумматоров, второй выход блока задани  программа соединен с пер-, вым входом коммутатора, третьи выходы блока задани  программы соединены с первыми входами счетчиков, вторые входы которых св заны со вторыми входами коммутатора, подключены к выходам блока пам ти координатных приращений и выходам интерпол тора, счетчиков св заны со входами элемента И, выход которого св зан с первым входом блока задани  скорости, второй вход которого св зан с четвертым выходом блока задани  nporpaMNtJ, а первые выходы вторых сумматоров соединены через преобразователи последовательно-параллельного кода в последовательный со входом блока пам ти координатных приращений, вторые входы которого соединены с выходами схем блокировки уменьшени  номера старшего разр да, вторые выходы вторых сумматоров соединены со вторыми входами вторых ре гистров, а выходы блоков пам ти старшего разр да св заны со, входами схем блокировки уменьшени  номера старшего разр да и третьими входами блока пам ти координатных приращений 2.

Недостатком этого интерпол тора  вл етс  его низка  точность, а увеличение точности такого интерпол тора за счет последовательной работы интеграторов вызывает также снижение быстродействи  вдвое, что учитыва  многотактность работы последовательного интегратора, приводит к недопустимому снижению быстродействи . Действительно , при использовании 24-разр дных чисел цикла операци  увеличиваетс  на 25 тактов.

Целью изобретени   вл етс  повышение точности, а стродействи  интерпол тора и уменьшение затрат оборудовани .

Поставленна  цепь достигаетс  тем, что в линейно-круговом интерпол торе, содержащем коммутатор, первые входы которого соединены с выходами блока пам ти координатных приращений, а второй вход - с первым выходом блока задани  программы, подключенного вторым выходом к первому входу блока задани  скорости, второй вход которого подсоединён к выходу элемента И, и координатные интеграторы, каждый из которых состоит из сче тчика и последовательно соединенных первого регистра, первого сумматора, .второго сумматора и второго регистра, второй вход которого подключен к соответствующему выходу блока задани  скорости и первому входу первого регистра/ соединенного вторым входом с выходом первого сумматора, а третьим входом - с соответствующим третьим выходом блока задани  программы, соответствующий четвертый выход которого подключен к первому входу счетчика, соединенного выходом с соответствующим входом элемента И, а вторым входом - с выходом интерпол тора и с соответствующим выходом блока пам ти координатных приращений , подключенного одним из входов ко второму выходу второго сумматора , каждый координатный интегратор содержит элемент ИЛИ и третий сумматор , выход которого подключен ко второму входу второго сумматора, первый вход -I к выходу второго регистра, а второй вход - к соответствующему первому выходу коммутатора и к первому входу элемента ИЛИ, выход которого соединен со вторым входом первого сумматора, а второй вход - с соответствующим вторым выходом коммутатора.

На чертеже показана структурна  схема интерпол тора.

0 Интерпол тор состоит из блока задани  программы 1, с выхода которого информаци  о величине подачи по цепи 2 поступает в блок задани  скорости 3, а по цепи 4 информаци , определ юща  направление движени  при круговой интерпол ции, поступает в коммутатор 5 сигналов обратной св зи. С выходов блока задани  скорости 3 по цеп м 6 и 7 тактовые импульсы поступают во вторые регистры 8 и 9 координатных интеграторов 10 и 11. В первые регистры 12 и 13 с выходов блока задани  nporpaMjAd 1 по цеп м 14 и 15 занос тс  величины приращений дХ. / л при линейной интерпол ции или коорди .наты начальной точки дуги окружности н/Ifn при круговой, а по цеп м 16, 17 в счетчики 18, 19 занос тс  приращени  координат дХ , лЧ при линейной интерпол ции и ЛХ ,ЛХ - при круговой.

0 Выходы младших разр дов регистров 12 и 13 цеп ми 20, 21 св заны с первыми сумматорами 22, 23, служащими дл  коррекции значений подынтегральных функций, а их выходы по цеп м 24, 25

5 св заны со входами старших разр дов регистров 12 и 13 и входами вторых сумматоров 26, 27, выходы которых подключены по цеп м 28, 29 к старшим разр дам регистров 8 и 9. Вторые вхо0 ДЫ сумматоров 22, 23 по цеп м 30, 31 св заны с выходами элементов ИЛИ 32, 33, входы которых по цеп м 34, 35 соединены с выходами коммутатора 5. Первые входы элементов ИЛИ 32, 33 и вторые входы сумматоров 36, -37 по цеп м

38, 39 соединены с коммутатором 5. Первые входы третьих сумматоров 36, 37 цеп ми 40, 41 св заны с младшими разр дами регистров 8 и 9, а выходы сумматоров 36, 37 по цеп м 42, 43 0 со вторыми входами сумматоров 26, 27. Выходы сигналов переполнени  сумматоров 26 и 27 цеп ми 44 и 45 св заны со входами блока пам ти координатных приращений 46, с выходов которого по

5 цеп м 47, 48 сигналы приращений соответствующих координат поступгиот на входы коммутатора 5, счетчиков 18, 19 и выход интерпол тора. Сигналы нулевого состо ни  счетчиков 18, 19 по

ft цеп м 49, 50 поступают на входы элемента И 51, выход которого цепью 52 подключен ко входу блока задани  скорости 3.

Интерпол тор может работать в двух

Claims (2)

1. , режимах; в режиме линейной и круговой интерпол ции. В режиме линейной интерпол ции работа интерпол тора происходит подобно работе любого интерпол тора , построенного на последовательных ОДА, т. е. приращени  АХ , ЛУ , хранимые в регистрах 12, и 13 последовательно суммируютс  с содер жимым регистров 8 и 9, куда и заноситс  результат, а вьщеленные блоком 46 сигналы приращений поступгиот на в ход интерпол тора по цеп м 47, 48 и одновременно на вычитак цие вхбды сче чинов 18, 19.- Совпадение нулевых состо ний счетчиков 18, 19 определ етс  элементом И 51, который вырабатывает сигнал окончани  отработки участка интерпол ции. Так как при линейной интерпол ции коммутатор 5 командой, поступившей по цепи 4 закрыт, то элементы ИЛИ 32, 33 а также сумматоры 22, 23 и 36, 37 никакого действи  на работу интерпол тора не оказывают. в режиме круговой интерпол ции в зависимости от четверти окружности и направлени  движени  командой, поступииией на коммутатор 5 по цепи 4, устанавливаетс  некотора  очередност прохождени  сигналов переполнени  с выходов 47, 48 через коммутатор 5. Пусть, например, подынтегральна  функци  ОДА 10 будет увеличиватьс , а ЦЦА 11 уменьшатьс . Тогда каждъхЯ импульс приращени  с выхода 46, поступивший на коммутатор по цепи 48, постугшт в цепь 38 в виде последов 1тельности нулей .с единицей в младшем разр де, то есть 0000...01, а каждый импульс приращени  из цепи 47 поступит в цепь 35 в виде единицы дополнительного кода, то есть 1111...11. Воздействие комбинации 000....01 на входы сумматора 22, 36 обеспечит поступление на вход сумматора 26 комбинации , эквивалентной той, котора  возникла бы при попеременной работе интеграторов 10, 11, так как приращение , вознимиее в эт(Я4 цикле в интеграторе 11, учитываетс  благодар  работе сумматора 36, интегратором 10 так же, как если бы оно возникло в предшествующем цикле: интегрировани . Сумматор 22,как обычно обеспечивает коррекцию подынтегральной функции регистра 12 на + Очевидно, что воздействие комбинации 111.. .11 на сумматор 23 обеспечит коррекцию подынтегральной функции в сдвиговом регистре 13 на -I. Интерпол ци , дуги, таким образом будет продолжатьс  до тех пор, пока нулевое состо ние счетчиков 18, 19 по цеп м 49, 50 на элемент И 51 не дает команду .останов на блок задани  скорости 3. При интерпол ции участка дуги в обратном направлении аналогично будет работать сумматор 37 и элемент ИЛИ 33, а элемент ИЛИ 32 и сумматор 36 отключаютс . Таким образом, корректирующие поправки, вводимые сумматорами 36, 37, обеспечивают эффект поочередной работы интеграторов , тем cai«iM исключаютс  погрешности интегрировани  без двойного увеличени  объема электронного оборудовани  или двойного снижени  быстродействи  устройства . Формула изобретени  Линейно-круговой интерпол тор, содержащий коммутатор, первые входы которого соединены с выходами блока пам ти координатных приращений, а второй вход - с первым выходом блока задани  программы, подключенного вторым выходом к первому входу блока задани  скорости, второй вход которого подсоединен к выходу элемента И, и координатные-интеграторы, каждый из KOTOfftix состоит из счетчика и-последовательно соединенных первого регистра , первого сумматора, второго сумматора и второго регистра, второй вход которого подключен к соответствующему выходу блока задани  скорости и первому входу первого регистра, соединенного вторым входом с выходом первого сумматора, а третьим входом-, с соответствующим третьим выходом блока задани  программы, соответствующий четвертый выход которого подключен к первому входу счетчика, соединенного выходом с соответствующим входом элемента И, а вторым входом - с выходом интерпол тора и с соответствующим выходом блока пам ти координатных приращений , подключенного одним из входов ко вторсаду выходу второго сумматора, отличающийс  тем, что, с целью повыиени  точности и быстродей-.. стви  интерпол тора, каждый координатный интегратор содержит элемент ИЛИ и третий сумматор, выход которого подключен ко вторс лу входу второго сумматора , первый вход - к выходу второго регистра, а второй вход - к соответствующему первому выходу коммутатора и к перврму входу элемента ИЛИ, выход которого соединен со вторым входом первого сумматора, а второй вход - с соответствующим вторым выходом коммутатора. Источники информации, прин тые во внимание при экспертизе 1.Воронов А. А. и др. Цифровые аналоги дл  систем автоматического управлени . М.-Л., АН СССР, 1960, с. 114-121, рис. 59.
2. 2.Техническое описание система программного управлени  НЗЗ-1М. Г63.035 117 ТО. Л., ЛЭМЗ, 1975, с. 45 (прототип.) .