SU1149218A1 - Линейно-круговой интерпол тор - Google Patents

Линейно-круговой интерпол тор Download PDF

Info

Publication number
SU1149218A1
SU1149218A1 SU823525052A SU3525052A SU1149218A1 SU 1149218 A1 SU1149218 A1 SU 1149218A1 SU 823525052 A SU823525052 A SU 823525052A SU 3525052 A SU3525052 A SU 3525052A SU 1149218 A1 SU1149218 A1 SU 1149218A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
register
divider
counter
Prior art date
Application number
SU823525052A
Other languages
English (en)
Inventor
Олег Георгиевич Простаков
Юрий Абрамович Раисов
Александр Георгиевич Середкин
Александр Николаевич Сухер
Original Assignee
Харьковский Ордена Ленина Политехнический Институт Им.В.И.Ленина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский Ордена Ленина Политехнический Институт Им.В.И.Ленина filed Critical Харьковский Ордена Ленина Политехнический Институт Им.В.И.Ленина
Priority to SU823525052A priority Critical patent/SU1149218A1/ru
Application granted granted Critical
Publication of SU1149218A1 publication Critical patent/SU1149218A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

1. ЛИНЕЙНО-КРУГОВОЙ ИНТЕРПОЛЯТОР , содержащий в каждом координатном канале последовательно соединенные первый регистр и делитель., подключенный первым выходом к первому входу группы вентилей, о т л ич а ю щ и и с   тем, что, с целью повышени  ТОЧНОСТИ отработки заданной скорости перемещений и точности интерпол ции по контуру дуги, он содержит блок тактировани , блок переключени  и в каждом координатном канале последовательно соединенные первый сумматор, второй регистр, умножитель и второй сумматор, выход которого соединен с первьм входом первого регистра, а второй вход - с выходом группы вентилей, второй вход которой соединен с вторым входом первого регистра и с первым выходом блока тактировани , второй выход которого подключен к второму входу умножител , третий выход - к второму входу делител , а четвертый выход к первому входу второго регистра другого канала и к первому входу блока переключени , соединенного выходом с первьм входом первого сумматора, второй вход которого подключен к выходу второго регистра, блок переключени  соединен вторым входом с вторым выходом делител , третий вход которого подключен к входу устройства. i 2. Интерпол тор по п. 1, о т л ичающийс тем, что блок такти (Л С ровани  содержит генератор импульсов , выходом соединенный с первым входом первого элемента И, второй вход которого через первый триггер соединен с выходом первого счетчика, а также последовательно соединенные второй элемент И, второй триггер, второй счетчик и дешифратор, выходы 4 со которого соединены с.выходами блока iтактировани , выход первого элемента tc |И соединен с входом первого счетчика и входом второго счетчика, входы оо второго элемента И и S-вход первого триггера подключены к входам блока тактировани .

Description

11 Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах числового программного управлени  станкам Известны линейно-круговые интерпол торы с многоразр дными приращени ми , построенные на основе цифровы дифференциальных анализаторов (ЦДЛ) Недостатками данных устройств  в л ютс  больша  разр дность вычислений необходима  дл  получени  достаточно точности, и, как следствие, высока  сложность. Наиболее близким к изобретению по технической сущности, вл етс  линейнокруговой интерпол тор, содержащий общий делитель и в каждом координатном канале последовательно соединенные первый вентиль, регистр, делитель и второй вентиль, причем первый выход делител  соединен с входом регистра этого же канала, второй выход делител  - с входом первого вентил  другого канала,выход общего делител  - с первыми входами вторых вентилей , вькоды которых соответственно подключены к входам делителей коорди натных каналов L2j. Недостатком известного устройства  вл етс  низка  точность отработки заданной скорости перемещений (ошибка в скорости может достигать 50%). Кроме того, устройству свойственна, хот  и уменьшена по сравнению с другими интерпол торами, вычислительна  погрешность. Целью изобретени   вл етс  повышение точности отработки заданной ск рости перемещений и точности интерпол ции по контуру дуги, Поставленна  цель достигаетс  тем . что линейно-круговой интерпол тор, содержащий в каждом координатном канале последовательно соединенные первый регистр и делитель, подключенный первым выходом к первому входу группы вентштей, содержит блок тактировани , блок переключени  и в каждом координатном канале последо вательно соединенные первый сумматор второй регистр, умножитель и второй сумматор, вьтход которого соединен с .первым входом первого регистра, а второй вход - с выходом группы вентилей , второй вход которой соединен с вторым входом первого регистра и с первым выходом блока тактировани , второй выход которого подключен к второму входу умножител , третий 8J выход - к второму входу делител , а четвертый выход - к первому входу втоР .ОГО регистра другого канала и к первому входу блока переключени , соединенного выходом с первым входом . первого сумматора, второй вход кото- : рого подключен к выходу второго регистра , блок переключени  соединен BTOpbiM входом с вторым выходом делител , третий вход которого подключен к входу устройства. Кроме того, блок тактировани  содержит генератор импульсов, выходом соединенный с первым входом первого элемента И, второй вход которого через первый триггер управлени  соединенс выходом первого счетчика, а также последовательно соединенные второй элемент И, второй триггер управлени , второй счетчик и дешифратор, выходы которого соединены с выходами блока тактировани , выход первого элемента И соединен с входом первого счетчика и входом второго счетчика, входы второго элемента И и S-вкод первого триггера подключены к входам блока тактировани . На фиг. 1 приведена структурна  схема предлагаемого интерпол тора на фиг, 2 - схема выполнени  блока переключени  на фиг, 3 - схема блока активировани . Интерпол тор содержит вторые 1 и 2 и первые 3 и 4 регистры, первые 5 и 6 и вторые 7 и 8 сумматоры, умножители 9 и 10, делители 11 и 12, вентили 13 и 14, блок 15 тактировани , блок 16 переключени , первые 17 и 18 н вторые 19 и 20 выходы (шины) делителей 11 и 12 соответственно,.- выходы (шины) 21 и 22 блока 16 переключени , выходы (линии) 23-30 блока 15 тактировани , входы (линии) 31 и 32 блока 16 переключени , выходные шины (линии) 33 и 34 блока 16, вход (лини ) 35 блока 15 тактировани . Схема блока 16 переключени  (фиг.2) содержит четыре группы вентилей 36-39 и две группы элементов ИЛИ 40 и 41, Св зи, показанные на схеме, обеспечивают требуемое дл  правильной работы интерпол тора подключение шин 19 и 20 (выходы блоков делителей 11 и 12) на выходные пшны 33 и 34 и в режиме круговой интерпол дии на шины 21 и 22 дл  передачи в сумматоры 5 и 6 соответственно. 31149 Схема блока 15 тактировани  ( фиг. 3) содержит триггеры 42 управлени , генератор 43 импульсов, элемент И 44, трехразр дньй счетчик 45, элемент И 46, триггер 47 управлени , счетчик 48 и дешифратор 49. По входной линии 35 поступают импульсы, зада ющие цикл вычислений, по линии 32 команда Кругова  интерпол ци , выходные линии 23.-3О подключаютс  к соответствующим блокам интерпол тора (фиг. 1). Устройство работает следующим образом . В регистрах 1 и 2 в исходном состо нии устанавливаютс  координаты начальной точки Хр, Уд дуги при круговой интерпол ции либо величины перемещени  по ос м Х, У на участке отработки при линейной интерпол ции, В процессе круговой интерпол ции в этих регистрах содержатс  величины координат текущей точки дуги; в процессе линейной интерпол ции содержимое регистров 3 и 4 не мен етс . В умножител х 9 и 10 производитс  умножение содержимого регистров 1 и 2 на величину шага интерпол ции по контуру Н. Величина шага Н определ етс  заданной скоростью подачи V и прин той длительностью цикла вычислени  приращений , т.е. Н , причем const. Если регистры 1 и 2 имеют по ш разр дов каждый, а дл  шага предусмотрено К разр дов, to разр дность произведени  составит (т + к). В регистрах 3 и 4 размещаютс  сум мы содержимого соответствующего умно жител  9 и 10 и m младших разр дов делимого делител  11 и 12, суммированне которых производитс  сумматорами 7 и 8. Делители 11 и 12 осущест вл ют деление содержимого регистров 3 и 4 на величину радиуса дуги R при круговой интерпол ции или на величину перемещени  по контуру t при линейно интерпсш ции. Деление производитс  с точнос-сью до к разр дов, т.е. к разр дное частно размещаетс  в выходном регистре делител  11 (или 12) am- разр дный остаток остаетс  в регистре делимого. Вентили 13 и 14 служат дл  передачи содержимого m младших разр дов делимого делнтелей 11 и 12 на сумматоры 7 и 8, Блок 15 тактировани  с приходом каждого тактового сигнала по входу 35 вьфабатывает последовательность из восьми импульсов на выходах 23-30, которые определ ют последовательность опера- ций в устройстве. Блок 16 переключени  в режиме круговой интерпол ции подключает выход делител  11 - кразр дное частное с шины 19 - на вход сумматора 6 по шине 22 и выход интерпол тора по оси Y по щине 34; выход делител  12 по шине 20 подключен на вход сумматора 5 по шине 21 и на выход устройства по оси X по шине 33, В режиме линейной интерпол ции выход 19 делител  11 подключен к miHe 33, вькод 20 делител  12 - к шине 34; подключени  к шинам 21 и 23 с выходов делителей не производ тс . В режиме линейной интерпол ции в регистры 1 и 2 ввод тс  величины X. и ; перемещений по ос м на участке интерпол ции, в умножител х 9и 10 устанавливаетс  множитель Н, в делител х 11 и 12 - делитель (длина участка интерпол ции), в регистрах 3 и 4 - нули, в блок 16 переключени  задаетс  по входу 31 команда Линейна  интерпол ци . На каждьй сигнал цикла по входу 35 блок 15 вырабатывает восемь тактов. Первый такт по линии 23 разрешает запись содержимого регистра 1 во входной регистр умножител  9, вслед за чем производитс  умножение величины Xg на Н. Второй такт по линии 24 разрешает передачу содержимого m младших раар дов делимого делител  11 через вентиль 13 на сумматор 7 и запись суммы в регистр 3. Третий такт по линии 25 разрешает запись содержимого регистра 3 в регистр делимого делител  11, вслед за чем осуществл етс  операци  делени . Четвертый такт по линии 26 разрешает передачу частного с шины 19 через блок 16 переключени  на выходную шину 33 по оси X. П тый такт по линии 27 разрешает передачу содержимого регистра 2 в умножитель 10и осуществление операции умножени . Шестой такт по линии 28 разрешает запись результата сумю1ровани  содержимого выходного регистра умножител  10 и m младшга разр дов делимого делител  12 в регистр 4. Седьмой такт по линии 29 разрешает запись содержимого регистра 4 в регистр делимого делител  12,вслед за чем вьтолн етс  операци  делений. Восьмью тактом по линии 30 содержимое регистра частного делител  12 с пмны 20 подключаетс  на выходную шину 34 блока 16 переключени  по оси Y . В режиме круговой интерпол ции в регистрах 1 и 2 устанавливаютс  величины XQ, YO- координаты начальной точки дуги, в умножители 9 и 10 - величина шага интерпол ции Н по дуге, в делители 11 и 12 - радиус дуги окружности R. Последовательйост прохождени  сигналов по лини м 23-30 зависит от номера цикла. В нечетных циклах сохран етс  така  же последовательность, как и при линейной интерпол ции. Операдни , производимые с первьв4, вторым и третьим тактами остаютс  прежними. На четвертом такте по сигналу линии 26 содержимое регистра частного делител  11 поступает на выход 34 по Y и по шине 22 на вход сумматора 6. На второй вход сумматора 6 подключен выход регистра 2 координаты . По сигналу с линии 26 разрешаетс  запись результата суммировани  в регистр 2, т.е. образовани  в кем величины у,- Yi 4ду,- . Далее посигнала п того, шестого и седьмого тактов осуществл ютс  операции, аналогичные режиму линейной интерпол ции. По сигналу восьмого такта (линии 30) содержимое регистра частного делител  12 с шины 20 подаетс  на выходную ши ну 33 по оси X и по шине 21 на вход сумматора 5, осуществл ющего суммирование его с содержимым регистра 1. По этому же сигналу с линии 30 произ водитс  запись результата суммировани  в регистр 1, в котором образуетс новое значение координаты х, т.е. X ;+1 ( В четньк циклах генераци  сигнало начинаетс  с линии 27 и идет в после довательности . Благодар  этому вначале вычисл етс  приращение ДХ, образуетс  значение Х,-+,, по которому вычисл ютс  значени  дУ,-. В интерпол торе реализуютс  следу ющие вычислени . В режиме линейной интерпол ции . X..enifl-.(..j5 .Ry Jr.H+R i . lj( JлУ: еп v. V.H + R. -&.-i , t-1 t1-1 1 8 - цела  часть выражени , Х- остатки i-го шага вьтчис лений. В режиме круговой интерпол ции в нечетных циклах Y,(x. ,X. HM., -dY.R Y-taY. .jj iflX. ent r%.V. Xj.-X. 4X. . Б четных циклах последовательно ычислены Ki 4JiйХ ,еп1 RV Y.H+PV 4X:R , i ,. 3 Xj., X.X. .Y.(x. u. J+-1 X x. VV.. j.i i По сравнению с известным предлагаемое устройство при той же сложное ти обеспечивает более высокие точности интерпол ции и отработки заданной скорости перемещени . В режиме ли-нейной интерпол ции элемент И 46 закрыт, счетчики 45 и 48 установлены в нули. С приходом импульса цикла по входу-35 триггер 42 устаналиваетс  в 1, открываетс  элемент И 44, через который проход т импульсы генератора 43.. Очередной импульс генератора 43 увеличивает содержимое счет иков 45 и 48 на единицу на выходах дешифратора 49 последовательно , начина  с линии 23 и заканчива  линией 30, по вл ютс  сигналы управлени . После прихода восьмого импульса счетчики 45 и 48 переполн ютс , выходной сигнал счетчика 45 устанавливает триггер 42 в состо ние О, элемент И 44 закрьгеаетс  и блок ожидает прихода следующего импульса цикла по линии 35. 7 В режиме круговой интерпол ции по линии 32 открываетс  элемент И 46, через который проход т на триггер 47 импульсы цикла. Если начальна  установка триггера 47 О, то с приходом каждого нечетного импульса цикла счетчик 48 сбрасываетс  в нуль и пор док прохождени  сигналов на вы ходах дешифратора 49 остаетс  таким же, как в режиме линейной интерпол ции . С приходом каждого четного импульса цикла выходной сигнал тригге .ра 47 устанавливает третий разр д счетчика 48 в 1 (состо ние счетчика 100), что определ ет последовательность прохождени  сигналов на выходах дешифратора в пор дке 27-2829-30-23-24-25-26 при прохождении восьми импульсов генератора 43, Благодар  чередованию циклов мето дическа  ошибка интерпол ции носит периодический характер с амплитудой ..«,,, . При линейной интерпол ции методическа  ошибка не превосходит одной дискретности. В предлагаемом устройстве все вычислени  ведутс  с целыми числами округлений нет и вычислительные погрешности не по вл ютс  Кроме того уменьшаетс  разр дность блоков. Так если регистры 3 и 4 имеют по m разр дов , а множитель Н - к-разр дов, то регистры умножителей 9 и 10 должны иметь по (т + к) разр дов, регистры произведени  умножителей 9 и 10 и регистры делимого делителей 188 11 и 12 - по (тп + к) разр дов, регистры частного делителей - по к разр дов , сумматоры 5 и 6 при параллельном суммировании - по (к + 1) разр дов , сумматоры 7 и 8 - по (т + 1) разр дов. Типичные значени  т 20-24, . Тогда максимальна разр дность регистров не превысит 34. При использовании интегр ировани  с дробными числами, что обычно делаетс  в ЦЦА, вычислени  ведутс  с точностью , что соответствует максимальной разр дности чисел 44-48 при практически такой же функ1 нональной сложности устройства. Высока  точность вычислений приращений дХ и йУ обеспечивает высокую точность отработки заданной скорости перемещений , так как в устройстве со ставл ющие скорости по ос м V Y Г и скорость подачи по контуру v., а величина , участвующа  в вычислени х приращений, задаетс  точно, По сравнению с известным предпагаемое устройство позвол ет повысить скорость вычерчивани  на координатографе при контроле геометрии деталей до 40м/мин (т.е. в 20 раз) и скорость записи программ на магнитную ленту до 800 мм/с (т.е. в 16 раз).
to

Claims (2)

1. ЛИНЕЙНО-КРУГОВОЙ ИНТЕРПОЛЯТОР, содержащий в каждом координатном канапе последовательно соединенные первый регистр и делитель, подключенный первым выходом к первому входу группы вентилей, отличающийся тем, что, с целью повышения точности отработки заданной скорости перемещений и точности интерполяции по контуру дуги, он содержит блок тактирования, блок переключения и в каждом координатном канале последовательно соединенные первый сумматор, второй регистр, умножитель и второй сумматор, выход которого соединен с первым входом первого регистра, а второй вход - с выходом группы вентилей, второй вход которой соединен с вторым входом первого регистра и с первым выходом блока тактирования, второй выход которого подключен к второму входу умножителя, третий выход - к второму входу делителя, а четвертый выход к первому входу второго регистра другого канала и к первому входу блока переключения, соединенного выходом с первым входом первого сумматора, второй вход которого подключен к выходу второго регистра, блок переключения соединен вторым входом с вторым выходом делителя, третий вход которого подключен к входу устройства.
2. Интерполятор по п. 1, о' т л ичающийсл тем, что блок тактирования содержит генератор импульсов, выходом соединенный с первым входом первого элемента И, второй вход которого через первый триггер соединен с выходом первого счетчика, а также последовательно соединенные второй элемент И, второй триггер, второй счетчик и дешифратор, выходы которого соединены с.выходами блока ; тактирования, выход первого элемента |й соединен с входом первого счетчика и входом второго счетчика, входы второго элемента И и S—вход первого триггера подключены к входам блока тактирования. S3 >
1 11492
SU823525052A 1982-12-20 1982-12-20 Линейно-круговой интерпол тор SU1149218A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823525052A SU1149218A1 (ru) 1982-12-20 1982-12-20 Линейно-круговой интерпол тор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823525052A SU1149218A1 (ru) 1982-12-20 1982-12-20 Линейно-круговой интерпол тор

Publications (1)

Publication Number Publication Date
SU1149218A1 true SU1149218A1 (ru) 1985-04-07

Family

ID=21040246

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823525052A SU1149218A1 (ru) 1982-12-20 1982-12-20 Линейно-круговой интерпол тор

Country Status (1)

Country Link
SU (1) SU1149218A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 500518, кл. & 05 В 19/18, 1974, 2. Авторское свидетельство СССР № 732818, кл. G- 05 В 19/18, 1977 (прототип). *

Similar Documents

Publication Publication Date Title
SU1149218A1 (ru) Линейно-круговой интерпол тор
SU1215090A2 (ru) Линейно-круговой интерпол тор
SU1201836A1 (ru) Устройство дл вычислени модул вектора
SU962857A1 (ru) Устройство дл двухкоординатного программного управлени
SU781809A1 (ru) Множительное устройство
SU807320A1 (ru) Веро тностный коррелометр
SU1171784A1 (ru) Умножитель
SU1092499A1 (ru) Устройство дл цифрового воспроизведени функции "косинус
SU1157541A1 (ru) Устройство дл умножени последовательного действи
SU1302241A2 (ru) Линейно-круговой интерпол тор
SU983651A1 (ru) Устройство дл коррекции положени резца на станке с программным управлением
SU669354A1 (ru) Сумматор по модулю три
SU1583939A1 (ru) Устройство дл умножени полиномов
SU1140098A1 (ru) Цифровой интерпол тор
SU451060A1 (ru) Трехмерный интерпол тор
SU1171807A1 (ru) Устройство дл интерпол ции
SU920714A1 (ru) Устройство дл вычислени полиномов второй степени
SU1095189A1 (ru) Цифровой адаптивный линейный интерпол тор
SU1233166A1 (ru) Устройство дл реализации быстрого преобразовани Фурье
SU798858A1 (ru) Вычислительный узел цифровойСЕТОчНОй МОдЕли дл РЕшЕНи диффЕРЕН-циАльНыХ уРАВНЕНий B чАСТНыХ пРОизВОд-НыХ
SU1108392A1 (ru) Устройство дл программного управлени
RU1807450C (ru) Цифровой линейный интерпол тор
SU995320A1 (ru) Преобразователь кода во временной интервал
SU1282082A1 (ru) Устройство дл коррекции эквидистанты
SU1113820A1 (ru) Инкрементный умножитель аналоговых сигналов