SU1140098A1 - Цифровой интерпол тор - Google Patents

Цифровой интерпол тор Download PDF

Info

Publication number
SU1140098A1
SU1140098A1 SU833650911A SU3650911A SU1140098A1 SU 1140098 A1 SU1140098 A1 SU 1140098A1 SU 833650911 A SU833650911 A SU 833650911A SU 3650911 A SU3650911 A SU 3650911A SU 1140098 A1 SU1140098 A1 SU 1140098A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
control unit
switch
Prior art date
Application number
SU833650911A
Other languages
English (en)
Inventor
Николай Сергеевич Анишин
Original Assignee
Кубанский государственный университет
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Кубанский государственный университет filed Critical Кубанский государственный университет
Priority to SU833650911A priority Critical patent/SU1140098A1/ru
Application granted granted Critical
Publication of SU1140098A1 publication Critical patent/SU1140098A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

1. ЦИФРОВОЙ ИНТЕРПОЛЯТОР, содержащий блок управлени , блок вычис:Лени  разности и последовательно соединенные счетчики текущих координат, первый коммутатор и первый накапливающий сум- матор, второй вход которого подключен к первому входу цифрового интерпол тора, а выход - к первому входу блока управлени , соединенного первым выходом с управл ющим входом первого коммутатора , а вторым - с первыми входами счетчиков текущих координат и выходом цифрового интерпол тора, выходы счетчиков текущих координат через блок вычислени  разности подключены к третьему входу первого коммутатора, отличающийс  тем, что, с целью расширени  функциональных возможностей путем о6еспе юни  1шфровой эллиптической ин терпол цин устройства, в него введены первый и второй регистры, второй коммутатор , второй накапливающий сумматор и элемент И, выход которого соединен с вторым выходом цифрового интерпол тора, а второй вход - с. вторым выходом блока управлени , выход второго накапливающего сумматора подключен к второму входу блока управлени , третий выход которого соеданен с первым входом второго коммутатора, второй и третий входы которого соединены с выходами первого и второго регистров, а третьи входы блока управлени   вл ютс  вторыми входами цифрового интерпол тора, третьи входы которого соединены с входами первого и второго регистров, четвертый вход соединен со вторым входом второго т акапливающего сумматора , а п тые в-оды - с вторыми входами счетчиков текуп11 х координат. 2. Интерпол тор по п. 1, о т л и ч а ю щ и и с   тем, что блок управлени  содержит генератор импульсов, два переключател , три элемента задержки, RS -триггер , элемент НЕ ,четыре элемента И и элемент ИЛИ, первый вход которого соедине с вторым входом блока и через первый элемент задержки с S входом RS триггера , R -вход которого подключен к ъторому входу блока управлени , а пр мой выход - к первым входам первого и второго элементов И, вторые входы которых соединены с выходом генератора импульсов , а третьи входы - через первый переключатель с первым входом блока управлени , выходы первого и второго элементов И подключены к второ. у выходу блока управлени  и через второй и третий элементы задержки и второй переключатель к первому выходу блока управлени , второй «ыход второго переключател  соединен с вторым входом элемента ИЛИ, второй вход блока управлени  подключен к первому входу третьего элемента И и через элемент НЕ к перво.иу входу четвертого элемента И, вторые входы третьего и чет

Description

вертого третьего эпементов И соединены с выходомэлементов - с третьими выходами блока упэлемента эадержки, а выходы этихравнени . 1140098
1
Изобретение относитс  к автоматике и вычислительной технике и может быть применено в устройствах вывода графической информации, а также в системах числового программного управлени  оборудованием.
При машинном построении чертежей часто необходимо чертить аксонометрические и изометрические виды деталей, содержацдах круглые отверсти , валы, втулки и другие компоненты, имеюидие круглые и щшиндрические поверхности. Проекции этих деталей имеют эллиптические линии.
Эллиптические интерпол торы используютс  при обработке на станках с программным управлением эллиптических профилей и контуров.
Известны цифровые интерпол торы, содержащие накапливающие сумматоры, коммутаторы , счетчики, генераторы импульсов, логические схемы, блок управлени , св занный с другими узлами и интерпол тора .
Однако они интерполируют окружность, но не могут интерполировать эллипс. Кроме того, они имеют значительную методическую погрешность работы, вызванную особенностью алгоритмов, положенных в их основу (выбо очередного шага по знаку оценочной функции ).
Наиболее близок к предлагаемому по технической сущности круговой интерпол тор, содержащий накапливающий сумматор, входы и выходы которого соединены соответственно с выходом коммутатора, первым входом интерпол тора и входом блока управлени , соединенного своими выходами с первым входом коммутатора, выходами интерпол тора и входами счетчиков, выходами подключенных к вторым входам интерпол тора , выходы которых соединены с вторыми входами коммутатора. Интерпол тор содержит блок вычислени  разности, подключенный входами к выходам обоих счетчиков , а выходом - к третьему входу коммутатора. Его методическа  погрешность в два раза меньше вышеупом нутых и составл ет полшага интерпол ции (2).
Однако известный интерпол тор обладает ограниченными функциональными возможност ми , в частности, он не может выполн ть цифровую эллиптическую интерпол цию .
Цель изобретени  - расширение функциональных возможностей путем обеспечени  цифровой эллиптической интерпол ции.
Поставленна  цель достигаетс  тем, что в .цифровой интерпол тор, содержащий блок управлени , блок вычислени  разности и последовательно соединенные счетчики текущих координат, первый коммутатор и первый накапливающий сумматор, второй вход которого подключен к первому входу цифрового интерпол тора, а выход - к первому входу блока управлени , соединенного первым выходом с управл ющим входом первого коммутатора, а вторым - с первыми входами счетчиков текущих координат и выходом цифрового интерпол тора, выходы счетчиков текущих координат через блок вычислени  разности подключены к третьему входу первого коммутатора, введены первый и второй регистры, второй коммутатор , второй накапливаюишй сумматор и элемент И, выход которого соединен с вторым выходом цифрового интерпол тора, а второй вход - со вторым выходом блока управлени , выход второго накапливающего сумматора подключен к второму входу блока управлени , третий вь1ход которюй соединен с первым входом второго коммутатора, второй и третий входы которого соединены с выходами первого и второго регистров, а третьи входы блока упралени   вл ютс  вторыми входами цифрового интерпол тора, третьи входы которого соедииены со входами первого и второго регистров, четвертый вход соединен с вторым входом второго накапливающего сумматора , а п тые входы - со вторыми входами счетчиков текущих координат.
Блок управлени  содержит генератор импульсов , два переключател , три элементазадержки , R5-триггер, четыре элемента И и элемент ИЛИ, первый вход которого соединен с вторым входом блока и через первый элемент эадержки с Э входом
ft5 -триггера, R-вход которого подключен к второму входу блока управлени , а пр мой выход - к первым входам первого J и второго элементов И, вторые входы которых соеданены с выходом генератора импульсов , а третьи входы - через первый переключатель с первым входом блока управлени , выходы первого и второго элеме тов И подключены к вторым выходам бло ка управлени  и через второй и третий элементы задержки и второй переключатель к первым выходам блока управлени , второй выход второго переключател  соедтмен со вторым входом элемента ИЛИ, второй вход блока управлени  подключен к первому входу третьего элемента И и через . элемент НЕ к первому входу четвертого элемента И, вторые входы третьего и четве того элементов И соединены с выходом третьего элемента задержки, а выходы этих элементов - с третьими выходами блока управлени . Данна  конструкци  интерпол тора обеспечивает цифровую эллиптическую интерпол цию на базе круговой интерпол ции путем прореживани  управл ющих импульсов по одной из координат (например, по ч ) На фиг. 1 приведена структурна  схема предлагаемого интерпол тора; на фиг. 2 функциональна  схема блока управле1ш ; н фиг. 3 - функциональна  схема блока вьгчислени  разности; на фиг. 4 - функциональна  схема коммутатора; на фиг. 5 временные диаграммы сигналов в основных уэлах интерпол тора; на фиг. 6 - тра екто|ж  зллиптической интерпол ции. В предлагаемый интерпол тор входит ( фиг. 1)-лервый накапливающий сумматор блок 2 управлени , первый коммутатор 3, блок 4 вычислени  разности, первый счетчи 5, двувходовый элемент И 6, первый 7 и второй 8 регистры, второй-накапливающий сумматор 9, второй коммутатор 10 и второй счетчик 11. Интерпол тор имеет управл ющие входы Пуск и Стоп св занные с одноименным входами блока 2 управлени , содержащего (фиг. 2) триггер 12, первый 13, второй 14 и третий 15 элемеиты задержки, переключа тель 16 направлени  движени  (по или про тив часовой стрелки), переключатель 17 номера полуквадрапта, элемент 18, два двувходовых элемента И 19 и 20, элемент ИЛИ 21, элементы И 22 и 23, а также генератор 24 импульсов. Переключатель 16 направлени  движени  и переключатель 17 номера полуквадранта содержат по одному двухпозиционному переКлючателю на три направлени  каждый. Блок 4 вычислени  разности (фиг. 3) состоит иэ комбинационного сумматора 25 8 с двум  входами, причем разр дные выходы этого сумматора смещены в сторону старших разр дов, а rta место младшего разр да подаетс  ннзкий уровень напр жени  (О), если операции в первом накапливающем сумматоре 1 выполн ютс  в дополнительном коде (если в обратном коце, младший разр д подключен к знаковому разр ду). Вход переноса младшего разр да комбинационного сумматора 25 св зан с высоким уровнем напр жени  (1). Коммутатор 3, (фиг. 4) содержит на каждый разр д три элемента И 26 и один трехвходовый элемент ИЛИ 28. Причем его входы св заны с выходами элементов И 26 и 27, входы которых в свою очередь соединены cooтвeтcтвyюши ffl входами, а также с управл ющими шинами первого вхо да коммутатора 3. Второй коммутатор имеет два управл ющих и два информационных входа, т.е. третий элемент И в каждом разр де из схемы исключен. Величины задержек и t первого и второго элементов задержки выбираютс  большими времени сложени  сумматоров 1, но меньшими половины периода следовани  импульсов от генератора 24. Разр дность сумматорюв 1 и 9 и счетчиков 5 и 11 выбираетс  в зависимости от величины R (больша  полуось эллипса). Ниже приведены рекуррентные соотношени , составл ющие алгоритмы работы предлагаемого интерпол тора (конкретизироваиные дл  первого полуквадранта первого квадранта при движении против часовой стрелки). i + -t Zi + ЬМ Гх. ,ес ,-1 , если j7,0 , , ес.Аи Uj о Ъ V . если U: 1,0
е i 0, 1, 2, ... - номер такта (шага) интерпол ции;
интерпол ции;
X;, УО - начальна  точка интерпол ции;
;, и. - текущие содержимые Лервого 1 и второго 9 накапливающих сумматоров , соответственно;
Х; , Z. - текущие содержимые первого 5 и второго 11 счетчиков соответственно;
X;, у- - текущие координаты эллиптической интерпол ции , задающие траекторию; R ,(- - длины больщой и малой полуосей эллипса измеренные в шагах интерпол ции; f 3 ,-р - оператор вз ти  цело части величины, наход щейс  в скобках Перед началом работы триггер 12 в блоке 2 управлени  должен быть сброшен в О, в первый 5 н второй 11 счетчики занос тс  координаты начальной точки х и оС соответственно, а в первый 1 н второй 9 накапливающие сумматоры R и (у-г) соответственно. Кроме того, в первый 7 и второй 8 регистры занос тс  величины н (R-h I соотаетственно. В дальнейшем интерпол тор работает по тактам, начина  после по влени  сигнала Пуск, поступающего на элемент 13 задерж ки и через элемент ИЛИ 21 на выход бло 2 управлени . Запускаетс  первый коммутатор 3, который подсуммирует к содержимому первого накапливающего сумматора 1 величину 2(2д-)(ц)+ 2, получаемую на блоке 4 вычислени  разности. На этом заканчиваетс  подготовка начального значени  EQ . Спуст  некоторое врем , задаваемое элементом 13 задержки ( i c,v« ) сигнал Пуск по вл етс  на входе 5 триггера 12 и, устанавлива  его в 1, , разрешает прохождение первого и последую них импульсов от генератора 24 импульсов на входы первого 22 и второго 23 элементов И. Допустим необходимо воспроизвести дугу эллипса, наход щуюс  в первом полуквадранте (против часовой стрелки). В каждом такте сигналы, приход щие со знакового разр да первого сумматора I
(§{/0 или Е; 0), поступают через переключатель 16 направлени  движени  , элементы И 22 и 23IB блок 5, а через элементы 14 и 15 задержки и пе{ ключатель 17
номера квадранта первый и далее в блок 3.
Сигналы на втором выходе увеличивают на 1 соде{ «(Ммое второго счетчнка и могут уменьшить на 1 содержимое первого счетчика в зависимости от знака содержимого первого сумматора 1 (если
Е ( 7/ О, то уменьшают на 1, если S,- О не измен ют).
Сигналы с . первого выхода первого блока управлени  поступают на управл ющий
вход первого коммутатора 3, разреша  подсуммированне к содержимому первого сумматора 1 либо (-2xj+ + 1), либо (), либо 2( х, )+2 по соответствующим входам. Этим производитс  корректировка оценочной функции 6 Вычисление величины ( ; - х,. ) производитс  с помощью блока 4 вычислени  разности, а точнее, с помощью комбинационного сумматора 25. При зтом на вход переноса младшего разр да подаетс  1, а умножение на два осуществл етс  за счет смещени  влево на один разр д (разр дник ) выходов при подключении сумматора 25 к первому коммутатору 3. Импульс поступающий на вход первого счетчика 5,  вл етс  выходным импульсом по выходу (координата х ) цифрового интерпол тора, а такой же импульс на входе второго счетчнка 11 проходит на выходе (координата ) интерпол тора не во вс кий такт, а только в случае, если элемент И 6 открыт. Он управл етс  знаком содержимого второго сумматора 9. В каждом такте это содержимое обновл етс  под управлением первого 19 и второго 20 элементов И блока улравлени  2 в зависимости от сигнала по второму входу 9, поступающего на один из входов каждого из этих элементов либо непосредственно , либо через элемент НЕ 18. Таким образом, в конце каждого такта через второй коммутатор 10 к содержимому второго сумматора 9 подсуммнруетс  либо - из первого 7, либо - из второго 8 регистров . Содержимые этих регистров поступают на входы второго коммутатора 10 и проход т через элементы И 26 и ИЛИ 28. Количество тактов задаетс  внещней схемой (не показана), котора  в определенный момент (например, при достнженин траекторней заданной точки на плоскости) вьщает сигнал Стоп. Он поступает на вход триггера 12, который, устанавлива сь в О, запрещает дальнейшее прохождение импульсов
(тактов) с генератора 24 импупъсоъ на все выходы блока 2 управлени .
На фиг. 5 дан временна  диаграмма работы интерпол тора (прн движении против часовой стрелки в. первом полуквадранте первого квадраита) дл  конкретного выполнени  П1Ж , -7, f,-II и -Уд-О.
Методическа  погрешность цифровой эллипт чеоо юпероол фш, как видно из траектории движени  рабочего органа дл  случа  R И, Ь 7 (фиг. 6), не превышает одного шага интерпол ции.
ус/
Стоп
Цифровой интерпол тор может бьпъ построен на интегральных микросхемах, в том числе в виде СИС и БИС.
Использование предлагаемого цифрового интерпол тора позвол ет по сравнению с базовым объектом, в качестве которого выбран прототип, ускор ть, например, построенне аксонометрических и изометрических видов круглых деталей в 2,7-3,0 раза, в целом ускор   процесс построени  чертежей на 20-25%.
В случае использовани  станков с программным управлением аналогично повышаетс  их производительность.
К..1Г
ШС4
Т-г лк-г
Фиг.1
t t t t t t t Т t
mw
-XIZ
.S
HSn.S
Н5Л.10
Фиг. 2
25
Фие.:5 .
Фие.Ц.
Фив. 5

Claims (2)

1. ЦИФРОВОЙ ИНТЕРПОЛЯТОР, содержащий блок управления, блок вычисления разности и последовательно соединенные счетчики текущих координат, первый коммутатор и первый накапливающий сумматор, второй вход которого подключен к первому входу цифрового интерполятора, а выход — к первому входу блока управления, соединенного первым выходом с управляющим входом первого коммутатора, а вторым - с первыми входами счетчиков текущих координат и выходом цифрового интерполятора, выходы счетчиков текущих координат через блок вычисления разности подключены к третьему входу первого коммутатора, отличающийся тем, что, с целью расширения функциональных возможностей путем обеспечения цифровой эллиптической интерполяции устройства, в него введены первый и второй регистры, второй коммутатор, второй накапливающий сумматор и элемент И, выход которого соединен с вторым выходом цифрового интерполятора, а второй вход - с. вторым выходом блока управления, выход второго накапливаю щего сумматора подключен к второму входу блока управления, третий выход которого соединен с первым входом второго коммутатора, второй и третий входы которого соединены с выходами первого и второго регистров, а третьи входы блока управления являются вторыми входами цифрового интерполятора, третьи входы которого соединены с входами первого и второго регистров, четвертый вход соединен со вто рым входом второго накапливающего сумматора, а пятые в :оды — с вторыми входами счетчиков текущих координат.
2. Интерполятор по π. 1, о т л и чающийся тем, что блок управления содержит генератор импульсов, два переключателя, три элемента задержки, Rs -триггер, элемент НЕ ,четыре элемента И и элемент ИЛИ, первый вход которого соединен с вторым входом блока и через первый элемент задержки с $ входом R5 триггера, R -вход которого подключен к второму входу блока управления, а прямой выход — к первым входам первого и второго элементов И, вторые входы которых соединены с выходом генератора импульсов, а третьи входы — через первый переключатель с первым входом блока управления, выходы первого и второго элементов И подключены к второ, у выходу блока управления и через второй и третий элементы задержки и второй переключатель к первому выходу блока управления, второй выход второго переключателя соединен с вторым входом элемента ИЛИ, второй вход блока управления подключен к первому входу третьего элемента И и через элемент НЕ к первому входу четвертого элемента И, вторые входы третьего и чет- вертого элементов И соединены с выходом третьего элемента задержки, а выходы этих элементов - с третьими выходами блока управления.
ί
SU833650911A 1983-10-11 1983-10-11 Цифровой интерпол тор SU1140098A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833650911A SU1140098A1 (ru) 1983-10-11 1983-10-11 Цифровой интерпол тор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833650911A SU1140098A1 (ru) 1983-10-11 1983-10-11 Цифровой интерпол тор

Publications (1)

Publication Number Publication Date
SU1140098A1 true SU1140098A1 (ru) 1985-02-15

Family

ID=21084914

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833650911A SU1140098A1 (ru) 1983-10-11 1983-10-11 Цифровой интерпол тор

Country Status (1)

Country Link
SU (1) SU1140098A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР .N 758074, кл. G 05 В 19/18, 1978. 2. Авторское свидетельство СССР № 875343, кл. G 05 В 19/415, 1980 (прототип). *

Similar Documents

Publication Publication Date Title
SU1140098A1 (ru) Цифровой интерпол тор
SU1262479A1 (ru) Накапливающий сумматор
SU1156067A1 (ru) Устройство дл вычислени @
SU1149218A1 (ru) Линейно-круговой интерпол тор
SU1388852A1 (ru) Устройство дл умножени
SU1423984A1 (ru) Линейный интерпол тор
SU1282083A1 (ru) Устройство дл коррекции эквидистанты в системах числового программного управлени
US20220057991A1 (en) Combinatorial Logic Circuits With Feedback
SU1522157A1 (ru) Линейный интерпол тор
SU1497743A1 (ru) Пересчетное устройство в @ -кодах Фибоначчи
SU920716A2 (ru) Устройство дл вычислени элементарных функций
SU1269152A1 (ru) Двумерный линейный интерпол тор
SU1264165A1 (ru) Накапливающий сумматор
SU1259214A1 (ru) Устройство дл программного управлени
SU1318992A1 (ru) Устройство дл коррекции эквидистанты
SU1679477A1 (ru) Генератор функций
SU1534455A1 (ru) Устройство дл отображени графической информации на экране электронно-лучевой трубки
SU653747A2 (ru) Двоичный счетчик
SU1215090A2 (ru) Линейно-круговой интерпол тор
SU1315997A1 (ru) Устройство дл формировани координат сеточной области
SU818022A1 (ru) Делитель частоты следовани импуль-COB HA 15
SU451060A1 (ru) Трехмерный интерпол тор
SU1264315A1 (ru) Многофазный генератор тактовый
SU1072040A1 (ru) Устройство дл делени двоичного числа на коэффициент
SU842810A1 (ru) Двоичный делитель частоты