SU818022A1 - Делитель частоты следовани импуль-COB HA 15 - Google Patents

Description

I

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах, где необходимо деление частоты следовани  импульсов на нечетное число.

Известен делитель частоты следовани  импульсов, содержащий триггеры пам ти, коммутационные триггеры и элементы И-НЕ

1 Однако данное устройство содержит большое количество оборудовани  и вследствие этого низка  надежность.

Наиболее близким к предлагаемому  вл етс  устройство, содержащее четыре разр да , каждый из которых содержит элемент И-НЕ, триггер пам ти и коммутационный триггер, соответствующие входы каждого из которых соединены со входной шиной, причем единичнь1е выходы триггеров пам ти первых трех разр дов соединены с единичными входами коммутационных триггеров тех же разр дов, единичные выходы которых соединены с первыми входами элементов ИНЕ тех же разр дов, а нулевые выходы коммутационных триггеров каждого из первых трех разр дов соединены с единичными

входами триггеров пам ти данного разр да , с нулевыми входами коммутационных триггеров и триггеров пам ти всех предыдущих разр дов и вторыми входами элемента И-НЕ предыдущего разр да, выходы элементов И-НЕ первого и второго разр дов с двум  входами коммутационных триггеров соответственно второго и третьего разр дов, выход элемента И-НЕ третьего разр да соединен с единичным входом коммутационного триггера четвертого разр да, единичный выход которого соединен с единичным входом триггера пам ти этого же разр да, с нулевыми входами триггеров пам ти и коммутационных триггеров всех предыдущих разр дов и со вторым входом элемента ИНЕ третьего разр да, а нулевой выход коммутационного триггера четвертого разр да с нулевы.ми входами всех триггеров пам ти и нулевыми входами коммутационных триггеров предыдущих разр дов 2.

Недостатком описанного устройства также  вл етс  сравнительно низка  надежность .

Claims (2)

1. Цель изобретени  - повышение надежности работы устройства. Дл  достижени  этой цели в делитель частоты следовани  импульсов на 15, содержащий четыре разр да, каждый из которых включает в себ  элемент И-НЕ, триггер пам ти и коммутационный триггер, вход которого подключен к входной шине, причем в каждом из первых трех разр дов единичный выход триггера пам ти соединен с единичным входом коммутационного триггера, единичный выход которого соединен с первым входом элемента И-НЕ, а нулевой выход - с единичным входом триггера пам ти данного разр да, с нулевыми входами коммутационных триггеров и триггеров пам ти предыдущих разр дов и с вторым входом элемента И-НЕ предыдущего разр да, выход элемента И-НЕ первого разр да соединен с нулевым входом коммутационного триггера второго разр да, выход элемента И-НЕ второго разр да соединен с единичным и нулевым входами коммутационного триггера третьего разр да, выход элемента И-НЕ третьего разр да соединен с единичным входом коммутационного триггера четвертого разр да, единичный выход которого соединен с единичным входом триггера пам ти этого же разр да, с нулевыми входами коммутационных триггеров и триггеров пам ти предыдущих разр дов и вторым входом элемента И-НЕ третьего разр да, нулевой выход коммутационного триггера четвертого разр да соединен с нулевыми входами триггеров пам ти и коммутационных триггеров предыдущих разр дов, первый и второй входы элемента И-НЕ четвертого разр да - с нулевыми выходами триггера пам ти и коммутационного триггера данного разр да , нулевь1е входы коммутационного триггера четвертого разр да соединены с выходами элементов И-НЕ третьего и четвертого разр дов, единичный вход - с нулевым входом коммутационного триггера третьего разр да, выходом элемента И-НЕ первого разр да, а единичный выход - с четвертым входом элемента И-НЕ первого разр да, при этом нулевые выходы коммутационных триггеров третьего и четвертого разр дов соединены с третьими входами элементов И-НЕ соответственно первого и третьего разр дов. На чертеже изображена структурна  электрическа  схема предлагаемого устройства . Устройство содержит шину 1 входную, элементы И-НЕ, элементы 6т 13 И-НЕ коммутационных триггеров, элементы 14Ц21 И-НЕ триггеров пам ти. Делитель частоты работает следующим образом. В исходном состо нии все триггеры пам ти наход тс  в нулевом состо нии, а входной сигнал, поступающий по щине 1, отсутствует , т.е. равен логическому нулю. В этом случае на выходах элементов 2;5, 15, 17, 19 И 21 - логический нуль, а на выходах остальных элементов И-НЕ - логическа  единица, поэтому с приходом первого импульса срабатывает только элемент 12, устанавлива  триггер пам ти первого разр да в единицу. После окончани  входного импульса на выходе элемента 5 по вл етс  логическа  единица. С приходом следующего импульса срабатывает элемент 10, устанавлива  триггер пам ти второго разр да в единицу , а триггер пам ти первого разр да - в нуль. Дл  того чтобы не сработал элемент 12 в момент действи  сигнала после того, как триггер пам ти первого разр да установитс  в нуль, а также дл  обеспечени  устойчивой работы элемента 10, его выход соединен со входами элементов 5, 11 и 12. С приходом третьего импульса срабатывает только элемент И-НЕ 12, поскольку на выходах элементов 2, 3 и 5 - логические нули. По окончании действи  тактирующего импульса на выходе элемента 5 по вл етс  логическа  единица, а поскольку и триггер пам ти второго разр да находитс  в единичном состо нии , то на выходе элемента И-НЕ 4 стоит логическа  единица. Таким образом, с приходом четвертого импульса срабатывает элемент 8, устанавлива  триггер пам ти третьего разр да в единичное состо ние, а триггеры пам ти младших разр дов в нулевое. Наличие св зи с выхода элемента 8 на входы элементов 4, 5, 10 и 12 оп ть преп тствует неправильной работе делител . Аналогично элемент 7 сработает лищь при наличии на выходах элементов 3 и 5 логической единицы. Это значит, что триггеры пам ти первых трех разр дов наход тс  в единице. Сигнал, равный логическому нулю, по вившийс  на выходе элемента 7, устанавливает триггер пам ти четвертого разр да в единицу, а триггеры пам ти младших разр дов - в нуль. После окончани  импульса на выходе элемента 2 по вл етс  сигнал, равный логической единице, а на выходах элементов 3, 4 и 5 установитс  сигнал, равный логическому нулю. Очевидно, что элементы 9, 4 и 11 работают как полусумматор, складыва  единицы переноса на разр д с состо нием триггера пам ти разр да, причем сигнал на выходах элементов И 2-5 измен етс  лишь после окончани  действи  импульса. Далее счет продолжаетс  аналогичным образом до тех пор, пока с приходом четырнадцатого импульса в делителе не устанавливаетс  код 1110, при этом на выходе элемента 3 по вл етс  логическа  единица. С приходом п тнадцатого импульса срабатывает элемент 6, устанавлива  делитель в исходное состо ние. Наличие св зи с выхода логического элемента 6 на входы элементов 3, 5, 8, 10 и 12 оп ть преп тствует неправильной работе делител . Таким образом , на п тнадцать входных импульсов устройство выдает один выходной. Введение новых св зей в предлагаемом устройстве позвол ет сократить количество оборудовани  и повысить надежность работы устройства. Формула изобретени  Делитель частоты следовани  импульсов на 15, содержащий четыре разр да, каждый из которых включает в себ  элемент И-НЕ, триггер пам ти и коммутационный триггер, вход которого подключен к входной шине, причем в каждом из первых трех разр дов единичный выход триггера пам ти соединен с единичным входом коммутационного триггера , единичный выход которого соединен с первым входом элемента И-НЕ, а нулевой выход - с единичным входом триггера пам ти данного разр да, с нулевыми входами коммутационных триггеров и триггеров пам ти предыдущих разр дов и с вторым входом элемента И-НЕ предыдущего разр да , выход элемента И-НЕ первого разр да соединен с нулевым входом коммутационного триггера второго разр да, выход элемента И-НЕ второго разр да соединен t единичным и нулевым входами коммутационного триггера третьего разр да, выход элемента И-НЕ третьего разр да соединен с единичным входом коммутационного триггера четвертого разр да, единичный выход которого соединен с единичным входом триггера пам ти этого же разр да, с нулевыми входами коммутационных триггеров и триггеров пам ти предыдущих разр дов и вторым входом элемента И-НЕ третьего разр да, нулевой выход коммутационного триггера четвертого разр да соединен с нулевыми входами триггеров пам ти и коммутационных триггеров предыдущих разр дов, отличающийс  тем, что, с целью повышени  надежности работы , первый и второй входы элемента И-НЕ четвертого разр да соединены с нулевыми выходами триггера пам ти и коммутационного триггера данного разр да, нулевые входы коммутационного триггера четвертого разр да соединены с выходами элементов И-НЕ третьего и четвертого разр дов, единичный вход - с нулевым входом коммутационного триггера третьего разр да, выходом элемента И-НЕ первого разр да, а единичный выход - с четвертым входом элемента И-НЕ первого разр да, при этом нулевые выходы коммутационных триггеров третьего и четвертого разр дов соединены с третьими входами элементов И-НЕ соответстввенно первого и третьего разр дов. Источники информации, . прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 444330, кл. Н 03 К 23/02, 18.03.71.
2. 2.Авторское свидетельство СССР № 418982, кл. Н 03 К 23/02, 14.04.72.