liti СО Изобретение относитс к автомати ке и вычислительной технике. Цель изобретени - упрощение уст ройства. На фиг. 1 представлена функциональна схема двух разр дов накапли вающего сумматора; на фиг. 2 - временна диаграмма работы накапливающего dyMMaTopa. Накапливающий сумматор (фиг. 1) содержит элементы ИЛИ 1-3, элементы И 4-10, RS-триггеры 11 и 12, эле менты НЕ 13 и 14, вход 15 переноса из младшего разр да, вход 16 инверс ного значени переноса из младшего разр да, вход 17 разрешени сложени , вход 18 разрешени записи, вход 19 разр да первого операнда (ш ны установки триггеров в нулевое со сто ние не привод тс ). Рассмотрим работу сумматора при вьтолнении операции сложени двух чисел, представленных в двоичном ко де. Будет считать, что код первого слагаемого хранитс в триггерах II, а код второго слагаемого поступает из триггера 12 через элемент И 10 с входа 19. По первому временному такту (tj) выполн етс элементарна операци (ЭО) приема кода второго слагаемого . Дп выполнени этой ЭО на вход 1 подаетс исполнительный импульс. Ес ли на шине 19 присутствует высокий (низкий) потенциал, соответствующий коду единице, то исполнительный импульс через элемент И 10 поступает S-вход триггера 12 и устанавливает его в единичное состо ние. Если на шине 19 отсутствует высокий (низкий потенциал, что соответствует коду н л , то триггер 12 сохран ет или устанавливаетс в нулевое состо ние. После переключени триггеров 12 в период BTOport) временного такта (t ) начинает формироватьс потенци ал сквозного переноса. В каждом раз р де сумматора во врем такта перенос вьфабатьшаетс в соответствии с следующим логическим выражением Р . (Р,., VA,B.)(A.VB,), (1) где ip. - перенос, выработанньй в iразр де; Р- - перенос, поступивший из мл шего разр да; А. - значение кода триггера 12 i-ro разр да; В - значение кода триггера 11 i-ro разр да. 9 Из соотношени (1) видно, что поразр дный перенос выработаетс в тех разр дах сумматора, Р которых триггеры Пи 12 наход тс в единичном состо нии. Потенциал переноса, выработанный в младшем разр де, проходит через i-й разр д только в том случае, если в рассматриваемом разр де триггер 11 или триггер 12 наход тс в единичном состо нии„ По истечении второго временного такта, равного вранени максимальксЕо сквозного переноса данного сум1-1атора , вьшолн етс третий временный такт работы сумматора, завершающий операцию сложени . По третьему временному такту выполн етс инвертирование триггеров 11, при условии, если значени переноса, поступившего из младшего разр да, и кода, хран щегос в триггере 12, не совпадают. Если указанные значени кодов i-ro разр да совпадают, то значение триггера 11 в данном разр де сохран етс . Дп выполнени завершающего такта операции сложени на шину 17 подаетс исполнительный импульс. Если значени кодов триггера 12 и переноса из младшего разр да не совпадают, то сигнал с выхода элемента ИЛИ 3 поступает на первые входы элементов И 6 и 7. При этом, если в триггере 11 хранитс код единицы, то в данном разр де формируетс сигнал переноса в старший разр д, т.е. на выходе И 4 будет высокий (низкий) потенциал, который обеспечивает прохрждение исполнительного импульса через И 6 на R-вход триггера 11. Если в триггере П хранитс код нул , то сигнал переноса из данного разр да не вырабатьшаетс , элемент НЕ 14 закрыт и иьполнительный импульс через И 7 поступает на S-вход триггера 11. Кроме инвертировани значени кода триггера 11 по третьему переменному такту в предлагаемом сумматоре обеспечиваетс сохранение (поддержание ) значени того сигнала переноса , который был сформирован в период второго временного такта. Если значение триггера в данном разр де не мен етс , то значение по-г тенциала .также не мен етс . Если триггер 11 по третьему временному такту устанавливаетс в нулевое состо ние, то потенциал переноса в старший разр д псишержнваетс за счет подачи исполнительного импульса по цепи: И 6, ИШ1 1 и 2, Н 4 в тину переноса. Если триггер по t, устанавливаетс в единичное состо ние, то возникновение потенциала переноса з прещаетс элементом НЕ 13, на вход которого поступает исполнительный и пульс. После завершени третьего времен ного такта операци сложени завершена . Результат суммировани кодов двух чисел хранитс в триггерах 11. В триггерах 12 хранитс код второго слагаемого. При необходимости предлагаемый сумматор обеспечивает многократное сложение кода, прин того в регистр второго слагаемого (триггеры 12). Пример выполнени операгщи сложе ни двух чисел приведен в таблице. Формула изобретени Накапливающий сумматор, содержащий в каждом разр де первьш и второ RS-триггеры, первьп, второй, третий элементы ИЛИ, первый, второй, трети четвертый, п тый, шестой, седьмой, элементы И, причем в каждом разр де первьй и второй входы первого эле мента И соединены соответственно с входом разрешени записи устройства и входом соответствующего разр да (Первого операнда устройртва, вход у тановки в О первого RS-триггера соединен с первым входом первого эл мента ИЛИ и выходом второго элемента И, вход установки в 1 первого RS-триггера соединен с выходом третьего элемента И, отличающийс тем, что, с целью упрощени устройства, в каждый разр д введены первый и второй элемвН1Ъ1 НЕ, причем в каждом разр де устройства выход первого элемента И соединен с входом установки в 1 второго RSтриггера , пр мой выход которого соединен с вторым входом первого элемента ИЛИ, с первым входом п того элемента И и с первым входом четвертого элемента И, выход которого соединен с первым входом второго элемента ИШ, второй вход которого соединен с вьжодом шестого элемента И, первьй вход которого соединен с инверсным выходом второго RS-триггера,. первьй вход первого элемента liPJi соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом п того элемента И, первьв вход которого соединен с пр мым выходом первого RS-триггера и третьим входом первого элемента ИЛИ, выход которого соединен с первым входом седьмого элемента И, второй и третий входь которого соединены соответ .ственно с выходом третьего элемента ИЛИ и выходом первого элемента НЕ, вход которого соединен с выходом третьего элемента И, первый вход которого соединен с первым входом второго элемента И и с выходом второго элемента ИЛИ, вторые входы второго и третьего элементов И соединены с входом разрешени сложени устройства, выход седьмого элемента И соединен с третьим входом второго элемента И i-ro разр да (i 1,.. . ,in) , где m - разр дность операндов , т ретьим входом третьего элемента ИЛИ и вторым входом шестого элемента И (i-bl)-ro разр да и с входом второго элемента НЕ i-ro разр да, выход соединен с третьим входом третьего элемента И i-ro разр да и с вторым входом четвертого элемента И (i+l)-ro разр да.
Исходное состо ние сумматора
Прием кода П слагаемого Разр ды сумматора, через которые
75
Продолжение таблицы
1В распростран етс сквозной перенос,
(pi/г. 2