SU1291968A1 - Накапливающий сумматор - Google Patents

Abstract

Изобретение относитс  к области - вычислительной техники и может быть использовано в процессорах ЭВМ и цифровых устройствах автоматики. Цель изобретени  - упрощение устройства. Дл  достижени  этой цели в сумматор введены два элемента НЕ и элемент ИЛИ, изменены св зи между элементами и поэтому число триггеров в каждом двоичном разр де доведено до одного триггера, 2 ил., 1 табл.

Description

112

Изобретение относитс  к вычислительной технике и может быть использовано в процессорах ЭВМ и цифровых устройствах автоматики.

Цель изобретени  - упрощение устройства .

На фиг, 1 представлена функциональна  схема двух разр дов предлагаемого сумматора на фиг. 2 - временна  диаграмма его работы.

Накапливающий сумматор содержит элементы ИЛИ 1-4, элементы И 5-10, накапливающий регистр на триггере 11 элементы НЕ 12 и 13, тактовый вход 14, вход 15 переноса из младшего разр да , вход 16 разрешени  записи слагаемого , вход 17 разрешени  сложени  вход 18 соответствующих разр дов слагаемых .

Рассмотрим работу сумматора при выполнении операции сложени  двух положительных чисел, представленных в двоичном коде. Будем считать, что код первого слагаемого хранитс  в накапливающем регистре (триггеры 11), а код второго слагаемого поступает на вход 18.

В первом временном такте (t,) выполн етс  элементарна  операци  (ЭО) первого сложени  по модулю два. Дл  выполнени  этой ЭО на вход 16 подаетс  исполнительный импульс. Если в рассматриваемом двоичном разр де сумматора на-входе 18 присутствует высокий (низкий) потенциал, соответствующий коду единицы, то исполнительный импульс по цепи И 9, ИЛИ 4 поступит на первые входы И 7 и 8 и вьтолнит инвертирование триггера 11, так как если в триггере 11 до поступлени  первого импульса хранилс  код единицы , то высокий (низкий) потенциал с единичного выхода триггера по цепи ИЛИ 3, И 6 поступит на второй вход И 7 и разрешит прохождение первого импульса на R-вход триггера, т.е. установит его в нулевое состо ние . Заметим, что переключение триггера не мен ет потенциала,с выхода И 6, так как за счет св зи R-входа с входом ИЛИ 3 на врем  длительности сохран етс  прежнее значение сигнала t. Если же до прихода первого импульса триггер 11 хранил код нул , то с выхода НЕ 12 на второй вход И 8 поступает потенциал, разрешающий прохождение первого импульса на R-вход триггера 11. Первый тактовый импульс

9682

поступивший на S-вход, одновременно поступает на вход НЕ 13 и запрещает по вление высокого потенциала с выхода И 6 на врем  длительности импульса tg.

Одновременно с выполнением 30 первого сложени  по модулю два начинает формироватьс  потенциал переноса. Если в триггере 11 хранитс  код еди ницы и на входе 18 присутствует потенциал единицы, то исполнительньй импульс с выхода И 9 поступит на первый вход второго элемента ИЛИ 2 и с выхода И 7 этот же импульс по- ступит ;на второй вход ИЛИ 1. За счет этого ifa выходе И 5 сформируетс  потенциал переноса в старший разр д сумматора. Этот же потенциал с выхода И 5 поступает на третьи входы ИЛИ 1 и 2. Эта св зь позвол ет хранить сигнал переноса, выработанный в данном разр де, и после окончани  действи  первого исполнительного импульса ,

В период второго временного такта (tp продолжает формироватьс  и распростран тьс  в сторону старших разр дов потенциал сквозного переноса . Распространение сигнала переноса должно завершитьс  до начала следующего временного такта.

По третьему временному такту (t) выполн етс  ЭО второго сложени  по модулю два. Дл  выполнени  этой ЭО

- на вход 17 подаетс  исполнительный импульс. Если в данный двоичный разр д из младшего разр да сумматора на второй вход И 10 поступил потенциал переноса, то исполнительный

0

5

0

0

5

0

5

импульс по цепи И 10, ИЛИ 4 посту- пает на первые входы И 7 и 8 и выполн ет инвертирование триггера 11. На этом операци --сложени  завершаетс . Результат суммировани  двух чисел будет хранитьс  в триггерах 11. В момент вьщачи результата сложени  из сумматора выполн етс  ЭО стробирова- ни  (гашени ) переносов, запоминаемых в цеп х сквозного переноса. Эта ЭО необходима дл  вьтолнени  последующей операции сложени . Дл  ее выполнени  с входа 14 снимаетс  высокий (низкий) потенциал.

Claims (1)

1. Пример выполнени  операции сложени  двух чисеп приведен в таблице. Формула изобретени 

   Накапливающий сумматор, содержащий в каждом разр де шесть элементов

   И, три элемента ИЛИ, RS-триггер,причем первый вход первого элемента И соединен с входом соответствующего разр да слагаемого сумматора, вход разрешени  записи слагаемого сумматора соединен с вторым входом первого элемента И, выход которого соединен с первыми входами первого и вт.орого элементов ИЛИ, вход разрешени  сложени  сумматора соединен с первым входом второго элемента И, выход которого соединен с вторым входом первого элемента ИЛИ,, выход которого соединен с первыми входами третьего и четвертого элемента И, выход четвертого элемента И соединен с S-входом RS-триггера, второй вход п того элемента И соединен с выходом второго элемента ИЛИ, второй вхо второго элемента И соединен с входом переноса из младшего разр да сумматора , R-вход RS-триггера соединен с выходом третьего элемента И и первым входом третьего элемента ИЛИ, первый вход п того элемента И соединен с тактовым входом сумматора, выход шестого элемента И соединен с вторым

   сумматора, в которых выработалс  потенциал переноса по времени t,. Разр ды сумматора, в которых сформировалс  н запомнилс  потенциал переноса по времени t, и t.

   O

   0

   5

   5

   входом второго элемента ИЛИ, отличающийс  тем, что, с целью упрощени  устройства, в него введены два элемента НЕ и четвертьш элемент ИЛИ, первый вход которого соединен с пр мым выходом RS-триггера, S-вход которого соединен с входом первого элемента НЕ, выход которого соединен с первым входом шестого элемента И, второй вход которого соединен с выходом четвертого элемента ИЛИ, второй вход которого соединен с выходом третьего .элемента И, второй вход которого соединен с выходом шестого элемента И и входом второго элемента НЕ, выход которого соединен с вторым входом четвертого элемента И, третий вход второго элемента ИЛИ соединен с вторым входом третьего элемента ИЛИ, с выходом п того элемента И и выходом переноса в следующий разр д сумматора, третий вход третьего элемента ИЛИ соединен с входом переноса из младшего разр да сумматора , третий вход п того элемента И соединен с выходом третьего элемента ШШ.

   15

   tu

   Редактор В. Данко

   Заказ 265/47Тираж 673Подписное

   ВИНИЛИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна  4

   C/iowetfue no fioСоставитель М, Есенина

   Техред В.КадарКорректор Л. Патай