SU769629A1 - Регистр сдвига - Google Patents
Регистр сдвига Download PDFInfo
- Publication number
- SU769629A1 SU769629A1 SU792705841A SU2705841A SU769629A1 SU 769629 A1 SU769629 A1 SU 769629A1 SU 792705841 A SU792705841 A SU 792705841A SU 2705841 A SU2705841 A SU 2705841A SU 769629 A1 SU769629 A1 SU 769629A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- bit
- main
- flip
- additional
- Prior art date
Links
Description
гера соединены непосредственно со входами вспомвгательного триггера следующего разр да регистра так, что нулевой выход 9 соединен со входом / 10, а единичный выход 11 - со входом S 12. Вход 13 гашени основного триггера образован путем соединени дополнительных третьих вхддов логических элементов основного триггера. Вход 14 гашени вспомогательного триггера образован путем соединени дополнительных третьих входов логических элементов вспомогательного триггера. Входы гашени основных триггеров всех разр дов регистра подсоединены к одной обшей шине 15 гашени основных триггеров, а входы гашени вспомогательных триггеров всех разр дов регистра подсоединены ко второй обшей шине - шине 16 гашени вспомогательных триггеров. Шина 15 соединена с пр мым выходом, а шина 16 - с инверсным выходом формировател парафазного сигнала сдвига 17. Вход 18 формировател парафазного сигнала сдвига вл етс входом подачи импульсов сдвига (С) положительной пол рности. Входы 5 19 и J 20 вспомогательного триггера рассматриваемого разр да вл ютс входами приема информации с выходов основного триггера предыдуп его разр да.
Так как сигнал на шине гашени основных триггеров равен С, а на шине гашени
вспомогательных триггеров равен С, то в отсутствие импульса сдвига () основные триггеры всех разр дов регистра наход тс в исходном состо нии, а вспомогательные триггеры всех разр дов наход тс в погашенном состо нии, т. е. на обоих выходах каждого триггера сигнал равен нулю. Рассмотрим режим сдвига на примере одного разр да. Допустим, что в исходном состо нии в рассматриваемом разр де записан нуль, а в предыдущем - единица. При поступлении импульса сдвига происходит перепись единицы по входам 19, 20 во вспомогательный триггер рассматриваемого разр да , а по входам 10, 12 - перепись нул во вспомогательный триггер следующего разр да. В течение времени .действи импульса сдвига информаци хранитс во вспомогательных триггерах. После прекращени действи импульса сдвига происходит перепись информации в каждом разр де из вспомогательных триггеров в основные . Таким образом, за один такт происходит перезапись информации из каждого предыдущего разр да в каждый последующий , т. е. сдвиг на один разр д.
Дл сдвига на N разр дов требуетс Л тактов.
Поскольку в рассматриваемом регистре процессы переписи и гашени информации
протекают одновременно, то минимальна длительность импульса сдвига может быть равна Тз. Длительность паузы между импульсами также должна быть не менее ТзТаким образом максимальна частота следовани импульсов сдвига в данной схеме
/макс -г-, что примерно В Три раза выше 2т 3
максимальной частоты в регистре-прототипе . Кроме того, в предлагаемом регистре
при построении регистра на элементах ЭСЛ ИС (эти элементы представл ют наибольший интерес при построении высокочастотных регистров) каждый разр д предложенной схемы содержит минимум на два
логических элемента меньше, чем в известном регистре.
Claims (2)
- Формула изобретениРегистр сдвига, содержащий в каждом разр де основной и дополнительный 7 5триггеры , входы дополнительного / 5-триггера каждого разр да подключены к выходам основного 7 5-триггера предыдущегоразр да, а выходы дополнительного RSтриггера подключены ко входам основного 5-триггера данного разр да, отличающийс тем, что, с целью увеличени быстродействи и упрощени регистра, в неговведен формирователь парафазного сигнала сдвига, вход которого вл етс входом устройства, пр мой выход подключен ко входам гашени основных ./ 5-триггеров, инверсный выход - ко входам гащени дополнительных 5-триггеров.Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 396719, кл. G ПС 19/00, 1971.
- 2. Букреев И. Н. Микроэлектронные схемы цифровых устройств. М. «Сов. радио, с. 142, 1975 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792705841A SU769629A1 (ru) | 1979-01-04 | 1979-01-04 | Регистр сдвига |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792705841A SU769629A1 (ru) | 1979-01-04 | 1979-01-04 | Регистр сдвига |
Publications (1)
Publication Number | Publication Date |
---|---|
SU769629A1 true SU769629A1 (ru) | 1980-10-07 |
Family
ID=20802384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792705841A SU769629A1 (ru) | 1979-01-04 | 1979-01-04 | Регистр сдвига |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU769629A1 (ru) |
-
1979
- 1979-01-04 SU SU792705841A patent/SU769629A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1493555A (en) | Decoding circuit for binary data | |
DE3687407D1 (de) | Logische schaltung mit zusammengeschalteten mehrtorflip-flops. | |
GB1412978A (en) | High speed logic circuits | |
SU769629A1 (ru) | Регистр сдвига | |
US3339145A (en) | Latching stage for register with automatic resetting | |
US3386036A (en) | Delay line timing pulse generator | |
SU387524A1 (ru) | Распределитель импульсов | |
SU624357A1 (ru) | Формирователь синхронизированных импульсов | |
SU466508A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1210209A2 (ru) | Генератор псевдослучайных последовательностей импульсов | |
SU501470A1 (ru) | Устройство дл генерации одиночных импульсов | |
SU1580535A2 (ru) | Троичное счетное устройство | |
SU1347167A1 (ru) | Генератор псевдослучайных чисел | |
SU432478A1 (ru) | Устройство длявоспроизведения сигналовимпульсных | |
SU395988A1 (ru) | Десятичный счетчик | |
SU596946A1 (ru) | Устройство дл микропрограммного управлени | |
SU780207A1 (ru) | Троичный счетный триггер | |
SU818022A1 (ru) | Делитель частоты следовани импуль-COB HA 15 | |
SU1322432A1 (ru) | Генератор псевдослучайной последовательности | |
SU560222A1 (ru) | Устройство дл преобразовани двоичного кода в код гре и обратно | |
SU1503065A1 (ru) | Формирователь одиночного импульса | |
SU970662A1 (ru) | Устройство дл выделени одиночного импульса | |
SU497733A1 (ru) | Счетчик импульсов в телеграфном коде | |
SU1291968A1 (ru) | Накапливающий сумматор | |
SU610301A1 (ru) | Распределитель импульсов |