SU395988A1 - Десятичный счетчик - Google Patents

Десятичный счетчик

Info

Publication number
SU395988A1
SU395988A1 SU1711464A SU1711464A SU395988A1 SU 395988 A1 SU395988 A1 SU 395988A1 SU 1711464 A SU1711464 A SU 1711464A SU 1711464 A SU1711464 A SU 1711464A SU 395988 A1 SU395988 A1 SU 395988A1
Authority
SU
USSR - Soviet Union
Prior art keywords
trigger
triggers
output
counter
zero
Prior art date
Application number
SU1711464A
Other languages
English (en)
Inventor
В. Ф. Тарасов С. Г. Шипулин В. С. Гутников
Original Assignee
Ленинградский ордена Ленина политехнический институт М. И. Калинина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский ордена Ленина политехнический институт М. И. Калинина filed Critical Ленинградский ордена Ленина политехнический институт М. И. Калинина
Priority to SU1711464A priority Critical patent/SU395988A1/ru
Application granted granted Critical
Publication of SU395988A1 publication Critical patent/SU395988A1/ru

Links

Landscapes

  • Measuring Phase Differences (AREA)

Description

1
Изобретение относитс  к цифровой и вычислительной технике и может найти применение при построении цифровых приборов, а также различных цифровых и импульсных устройств автоматики.
Известен дес тичный счетчик в коде ЛибауКрейга , состо щий из потенциальных тритгеров , два из (Которых образуют счетный триггер, соединенный со входной шиной, выходы .которого подключены к шинам продвижени  информации замкнутого в кольцо двухтактного регистра сдвига. Однако схемна  реализаци  известного счетчика довольно сложна.
Цель изобретени  - упрощение счетчика.
Это достигаетс  тем, что IB счетчике двухта.кт«ый регистр сдвига выполнен трехразр дным, а в цепь св зи между счетным триггером и регистром введена схема «исключающее ИЛИ, управл ющие входы которой соединены с выходами одного из разр дов регистра сдвига.
На чертеже изображена структурна  схема предлагаемого дес тичного счетчика.
Счетчик работает следующим образом.
С выхода / тактующего триггера 2 по щиие J на вход логической схемы 4 «исключающее ИЛИ посту.пает нулевой потенциал; триггеры 5-10 в кольце двухтактного регистра // сдвига наход тс  также в нулевом состо нии, т. е. на всех входах 12-23 триггеров 5-10 присутствует «нуль.
и
Сигналы с выходов 22 и 23 триггера 10 пб сту|пают на вход логической схемы 4 «исключающее ИЛИ в такой комбинации, что разрсщают ирохождение с ее в.чода на выход потенциалам с выхода 1 тактующего триггера 2. Поскольку при отсутствии выходных сигналов на выходе логической схемы 4 «исключающее ИЛИ присутствует нулевой сигнал (а это значит , что разрешена перепись в триггерах 5, 7, 9 И заПрещена-в триггерах 6, 8, 10), то в триггер 5 перепищетс  ивверсное состо ние триггера 10. Иоэтому «нулевому состо нию дес тичного счетчика соответствует «единица в триггере 5 и «нули - в триггерах 6-10.
С приходом первого импульса на вход тактующего триггера 2 потенциал на выходе 1 изменитс  с «нул  на «единицу и поступит на входы триггеров 5-10. Теперь разрешаетс  перепись в триггерах 6, 8, 10 и запрещаетс  - в триггерах 5, 7, 9. «Единица из триггера 5 перепишетс  в триггер 6. С приходом второго счетного имлульСа «единица из триггера 6 перепишетс  в триггер 7 и т. д., до прихода п того импульса, который разрешит перепись «единицы из триггера 9 в триггер 10.
Теперь потенциалы на шинах 24 и 25 управлени  логической схемы 4 «исключающее ИЛИ измен тс  на противоположные. Благодар  этому на выход схемы 4 «исключающее ИЛИ будет поступать сигнал с выхода 26 тактующего триггера 2. Сигнал, поступающий с выхода 26, равен «нулю, а это означает, что разрешена перепись в триггерах 5, 7, 9 и запрещена - в триггерах 6, 8, 10. Поэтому сигнал с инверсного выхода 23 триггера 10 перепишетс  Б триггер 5. Пер-епись «единицы из тригге.ра 9 в триггер 10 и «нул  из триггера 10 в триггер 5 произойдет за один та1кт входного импульса. С приходом -следующих входных импульсов по -кольцу будет 1продвигатьс  последовательность «нулей. Дес тый входной импульс сменит последовательность «нулей на последовательность «единиц и т. д. 4 Предмет изобретени  Дес тичный счетчик в коде Либау-Крейга, состо щий из Потенциальных триггеров, два из которых образуют счетный триггер, соединенный со входной шиной, .выходы которого подключены к шинам продв11 ке::и  информации .утого в кольцо двухтактного регистра сдвига, отличающийс  тем, что, с целью упрощени  счетчика,в нем двухтактный регистр сдвига выполнен трехразр дным, а в цепь св зи между счетным триггером и регистро-м введена схема «исключающее ИЛИ, управл ющие входы 1которой соединены с выходалш одного из разр дов регистра .
SU1711464A 1971-11-05 1971-11-05 Десятичный счетчик SU395988A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1711464A SU395988A1 (ru) 1971-11-05 1971-11-05 Десятичный счетчик

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1711464A SU395988A1 (ru) 1971-11-05 1971-11-05 Десятичный счетчик

Publications (1)

Publication Number Publication Date
SU395988A1 true SU395988A1 (ru) 1973-08-28

Family

ID=20492073

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1711464A SU395988A1 (ru) 1971-11-05 1971-11-05 Десятичный счетчик

Country Status (1)

Country Link
SU (1) SU395988A1 (ru)

Similar Documents

Publication Publication Date Title
SU395988A1 (ru) Десятичный счетчик
SU382146A1 (ru) Устройство для сдвига чисел
SU434600A1 (ru) Параллельный счетчик
SU466508A1 (ru) Устройство дл сравнени двоичных чисел
SU437061A1 (ru) Генератор цепеей маркова
SU614444A1 (ru) Устройство накоплени цифрового интегратора
SU1474853A1 (ru) Устройство преобразовани параллельного кода в последовательный
SU1591192A1 (ru) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КОДА га ИЗ η
SU387524A1 (ru) Распределитель импульсов
SU913367A1 (ru) Устройство для сравнения двоичных чисел 1
SU485502A1 (ru) Регистр сдвига
SU473181A1 (ru) Устройство дл сравнени двоичных чисел
SU494744A1 (ru) Преобразователь двоично-дес тичного кода в двоичный
SU375789A1 (ru) Коммутирующее устройство
SU416885A1 (ru)
SU783975A1 (ru) Устройство декодировани импульсной последовательности
SU484564A1 (ru) Дискретный накопитель импульсных сигналов
SU373885A1 (ru) Счетчик импульсов на потенциальных элементах
SU451190A1 (ru) Преобразователь напр жени в код
SU871166A1 (ru) Устройство дл контрол параллельного двоичного кода на четность
SU798814A1 (ru) Устройство дл сравнени чисел
SU575645A2 (ru) Устройство дл срвнени следующих друг за другом чисел
SU364964A1 (ru) Всесоюзная пат?111110-1шяп?!
SU534037A1 (ru) Счетчик импульсов
SU430497A1 (ru) Устройство для периодического отсчета определенного числа импульсов