SU783975A1 - Устройство декодировани импульсной последовательности - Google Patents

Description

управл квдим входам дополнительных элементов Зсщержки, а выходы - к первым входам первого сумматора и к первым входам элементов поразр дного сравнени  чисел, управл ющий вход первого сумматора соединен с входной шиной, выходы каждого предьщущего сумматора через элементы задержки соединены с первыми входами последующих сумматоров и свторыми входами соответствующих элементов поразр дного сравнени  чисел, выходы которых подключены к вторым управл ющим входам всех элементов задержки , к управл ющим входам остальных сумматоров и через расширители импульсов - к остальным входам порогового элемента, выходы элементов числовых констант соединены с вторыми входами сумматоров.

На фиг. 1 приведена схема устройства; на фиг. 2 - временные дйа ранмы работы схемы при декодировании трехимпульсной серии; на фиг. 3 вариант функциональной схемы элемента задержки.

Устройство содержит генератрр 1 импульсов, выход которого соединен с первым управл ющим входом элемента 2-1 задержки, пороговый элемент 3, один вход которого соединен с входной шиной и с первым информационным входом элемента 2-1 задержки, а выход подключен к выходной шине, счетчик 4, вход которого подключен к выходу генератора 1 импульсов и к первым управл ющим входам дополнительных элементов 2-2--2-п задержки, а выходы г. к первым входам первого сумматора 5-1 и к перэым входам элементов 6 поразр дного сравнени  чисел, управл каций вход первого сумматора 5-1 соединен с входной шиной , выходы каждого предьадущего сумматора 5-1-5-п через элементы 2-1 - 2-п задержки соединены с первыми входами последующих сумматоров и с вторыми входами соответствующих элементов б поразр дного сравнени  чисел , выходы которых подключены к вторым управл ющим входам каждого элемента 2 1-2-0 эадержки, к управл ющим входам остальных сумматоров 5-2 - 5-п и через расширители 7 импульсов - к остальным входам порогового элемента 3, выходы элементов 8 числовых констант соединены с BTopbiottj входами сумматоров 5„-1 -. . „ 5-п. г ,

Устройство работает следующим образом .

На управл ющий вход сумматора 5-4 поступает импульсна  пос аедовательность , подлежаща  декодированию С приходом импульса последовательности на управл ющий вход сумматора 5-1 текущее число счетчика 4 суммируетс  с элементом числовой константы €-1 последнего по пор дку

интервала декодируемой последовательности , и полученна  сумма числа с выхода сумматора 5-1 поступает на вторые информационные входы первого элемента задержки 2-1 и под действием импульса последовательности и импульсов с выхода гене-, ратора импульсов 1 устанавливаетс , на выходе элемента задержки 2-1. К моменту прихода второго импульса последовательности произойдет сравw нение двоичного числа на выходе эле мента задержки 2-1 и счетчика 4 посредством элемента поразр дного сравнени  чисел 6-1. Импульс- с выхода элемента поразр дного сравнени 

5 чисел 6-1, поступа  на управл ющий вход сумматора 5-2, дает разрешение на суммирование числа с выхода элемента эадержки 2-1 и числа с элемента числовой константы 7 следующего интервала импульсной последовательности . Полученна  сумма числа с выхода сумматора 5-2 поступает на следующий элемент задержки. Одновременно импульс с выхода поразр дного сравнени  чисел 6-1,поступа  на второй управл ющий вход элемента задержки 2-1,осуществл ет стирание числа на его выходе и разрешает перезапись импульса с первого информационного выхода элемента задержки 2-1 на последующий.

Декодирование последующих интер- . валов последовательности осуществл етс  аналогично декодированию предыJ дущего интервала. При приеме последнего последовательности на всех выходах элементов поразр дного сравнени  чисел 6-1 - 6-п будут присутствовать импульсы, которые поступ т на вход порогового

элемента 3 через расширители импульсов - 8-1 - 8-п. В результате на выходе порогового элемента 3 по витс  сигнал общего декодировани .

5 Работа предлагаемого устройства иллюстрируетс  графиками временного анализа, представленными на фиг. 2. Дл  примера вз та трехимпуль сна  последовательность с интервалами

0 (2, 3) - (граф. вх). На граф. 1 показаны импульсы генератора импульсов 1. На граф. 4 показаны моменты смены числа счетчика 4. На граф. 5-1 5-2 отмечены моменты времени прихода импульса последовательности и

соответствующие им числа в дес тичном виде на счетчике 4-.(3, 11, 19,, 27) на выходе сумматоров 5-1 (19, 27, 43) 5-2 - (19, 27). На граф.6-1, 6-2 показаны импульсы на выходах элементов поразр дного сравнени  чисел , а на граф. 8-1, 8-2 - импульсы на выходах расширителей импульсов 8-1, 8-2. Момент декодировани  импульсной последовательности изображенона . 3 (вых).

На фиг.З представлен один из возможных вариантов реализации функциональной схемы элемента задержки и временного анализа.

На вход устройства поступают как импульсы пбслёдоватёльностй так и импульсы помехи, нормированные по длительности. Длина последовательно соединенных триггеров (IT, 4Т), (2Т, 5Т), (ЗТ, 6Т) определ етс  максимальной частотой импульсной помехи в канале. Количество разр дов числа времени прихода импульсов определ етс  требуемой величиной разрешающей способности элемента задержки . В примере число разр дов равно двум. На графиках фиг. 3 рассмотрен случай, когда на вход устройства пришел второй импульс до момента вы влени  предыдущего им пульса. Этот случай возможен при приеме ийпульса последовательности и помехи. Из графиков фиг. 3 видно, что входной импульс (код) по вл етс  на выходе элемента задержки со скоростью, определ емой тактовой частотой генератора импульсов. Код числа (10) на выходе элемента задержки будет находитьс  до тех пор пока не. по витс  импульс на втором управл ющем входе элемента задержки. Второе число (01) в элементе задержки всегда должно декодироватьс  следующим но пор дку записи и по витс  на выходе элемента задержки после вы влени  предыдущего.

Триггеры .IT, 4Т, и элементы 1C, 2С служат дл  определени  места информации по длине элемента задержки и участвуют в организации продвижени  информации по основным элементам задержки (2Т, 5Т), (ЗТ, 6Т).

Использование цифровой записи импульса и момента его декодировани  с учетом очередности интервалов декодировани  последовательности в элементах задержки, позвол ет повысить помехоустойчивость устройства .

Claims (2)

1.Глобус И.Л. Двоичное кодирование в асинхронных системах М.,Св зь

1972.

2.Авторское свидетельство СССР № 566348, кл. Н 03 К 13/22, 1977.

(nepSbiif ijifp. Sxod)

; (Второй упр. бкод)

(пербыи инф. Ъьпод)

хоЗ

ует

ietiepai. I I I I I I I I I I М имп.

к первым

У///////Л бхоаам

5Т

Т

///////Л

F сумматора

6Тf горой

Ш

т

управл ющий

бход иг.З