SU394942A1 - Счетчик импульсов1•) - Google Patents

Description

Изобретение OTIJOCHPCH к области радиоэлектрон ки -п может быть использовано в автоматике , вычислительной и цифрово измерителыиой технике.

Известны счетчики импульсов, предназиачен .ные дл  ревер сивного счета им-пульсов с иапользованием фазоимпульоных лшогоустойчи:вых SvieMeHTOB со .сх©ма:.га объединени  на входах. В .подобных устройствах пр м-ой счет обеапечиваетс  путем подачи короткого импульса в промежутке между тактовыми синхронизИруювдими импульса-ми, что при водит к сдвигу выходных сигналов разр да счетчика в 1сторону опережени . Обратный счет осуществл етс  путем запрета каледым счетным импульсом одного склх.ронизирующего, дл  чего сигнал обратного счета формируют по длительности, котора  должна быть в пределах , и синхронизируют во времени с cHrHavTaMH опорной фазовой irowieAOBaiTevibHoсти . Запрет осуществл етс  схемой «ИЛИ, при совладении во времени двух тактовых имnyvibcoB и сигнала обратного счета все они воапринимаютс  разр дом счетчика как оди) и мшульс.

Выделение и формирование переноса с каждого разр да осуществл етс  при помощи схемы совпадени  и .мультивибратора, что при любой разнов)цдности счетных элементов

усложн ет 1 ооуславливает критич-ность счетчика |К параметрам мультивибратора.

Предлагаемый счетчтак отличаетс  ат известного тем, что Л1еж разр д1ные схемы выделен Я сигналов переноса выпол нены в виде схем со владени , входы каждой из которых подключены к выхода:м триггеров соответствующих счетных разр дов и к счетны-м в.чодам этих же разр дов.

На фиг. 1 представлена функциональна  схема предлагаемото устройства; на фиг. 2- временные диаграммы.

Счетчик содержит носледовательно соеднпе«ные счетные разр ды / со схемами 2 объедж1е 1и  iia входах, вторые входы которых соеди;1ены с ппгной 5 си«.хроимпульсов, элемент -/ логиче ско11 неравноаначаюсти, входы б и 6 которого соединены с п)1наМи сигналов пр мого и обратного «ч-ета, а выход - со входом схемы 2 объеди-нени  первого разр да, и, кроме того, со входами схем 7 совпадени , первый вход калчдой ИЗ них соединен с выходом соответствующего разр да, а второй - с вы.ходом схемы неравнозначности, либо с выходом схемы совладени  -младшего разр да.

Входные сигналы пр мого счета (фиг. 2, б) cnHx-poHiHbi с импульсами По , задержанным) имлульса ми Г-опориой фазовой последовательности По. обозначенной цкфрой «О на диаграмгме (фиг. 2, а) тактовы х ИМпульсов. Сигналы с обратного счета, длитeльн0icть которых равна периоду следоваии  синхроимпульсов , Си хронизированы импульсами По, г - результирующий сигнал на выходе блока - в процессе счета, д - изменение состо НИИ первого разр да, е - выходиые жмшульсы .первого ра з-р да, ж - сИПналы переноса. Каждый свгнал пр мого счета -проходит «а выхо  схемы (шиНа 3) и обеспечивает каждый раз переход первого разр да в следующее фазовое состо ние. Если первый разр д находитс  с состо нии «9 (фиг. 2, а), то выходной сигнал декады синфазеп с сигналами пр мого счета (б, г, д, ж), что и обеспечивает форотироваиие импульса переноса схемой 7. Сигнал обратного счета, если декада находитс  в пулевом СОСТОЯ1НИ1И, совпадает с выходным сигналом декады и с минимальными искажепп ми проходит на выход схемы 7. Если же сигналы пр мого и обратного счета приход т одновременно, то на выходе элемента 4 неравнозначности формируютс  два импульса , обита  длительность которых определ етс  сигналом обратного счета, а промежуток между ними равен длительности импульса пр мого счета (фиг. 2, б, в). Оба импульса перекрываютс  во времени с тактовыми ИМпулысами, таК что общее число ситналов на входе первого разр да неизменно, поэтому его фазовое состо ние не мен етс . Если же первый разр д находитс  в состо нии «9 или «О (фпг. 2, а), то ira выходе схемы 7 но  вл етс  импульс (фиг. 2, г), который пере крывает1с  с та/ктовьш )1мпульсо М, а поэтому ие сосчитываетс  следующим разр дом. Счетные разр ды в предлагаемой схеме могут быть выпола1е1ны, напри1мер, в виде триггерных декад с дешифрацией одного из двоично-дес тичных состо ний, либо на основе накопительных схем, работающих в режиме делени , причем схема разр да нако1питель ного конденсатора в-ключаето  каждым дев тым и.мпуль1С01 на входе :на1коп1ител  и вьжлючаетс  дес тым. Элемент 4 нерав1нозначности и схема 7 совпадени  могут быть выполнены на основе любых , например, диодных либо транзисторных лопичеоких схем. Благодар  применению элемента неравнозначности 1схема устройства упрощаетс , т. е. отпадает необходимость в мультивибраторах, которые нуждаютс  в настройке, соответственно улучшаетс  технологичность - длительность сигналов определ етс  входными импульсами . В предлагаемом устройстве могут примен тьс  простейшие декады пр мого счета. П р е д .м е т изобретени  Счетчик импульсов, содержащий генераторы синхронизирующих и опорных сигналов, двоиЧНо-дес тиЧНые разр ды пр мого счета со схемами объединени  на входах, формирователь входных Сигналов пр мого и обратного счета и межразр дные схемы выделени  сигналов переноса, отличающийс  тем, что, с целью его упрощени  при организации реверсивного счета, межразр дные схемы выделени  сигналов переноса выполнены в виде схем со1впадени , входы каждой из которых подключены к выходам триггеров соответствующих счетных разр дов и к счетным входам этих же разр дов.

5 Ч. Z Z 1 О 9 8 1 6 5 ЗЗ J О 9 8 7 6 5 Г О -ff 8 7 5 -9 3

тг

и

фиг. г