SU902281A1

SU902281A1 - Устройство анализа телеметрических сигналов

Info

Publication number: SU902281A1
Application number: SU792739357A
Authority: SU
Inventors: Хыдыргулы Эсенов; Дурдыгулы Ялкапов
Original assignee: Авторы изобретени X. Эсенов и Д. Ялкапов; за вители 5 11ЛТ1; 5 „.. ..:::
Priority date: 1979-03-14
Filing date: 1979-03-14
Publication date: 1982-01-30

Description

(54) УСТРОЙСТВО АНАЛИЗА ТЕЛЕМЕТРИЧЕСКИХ

1

Изобретение относитс к св зи и мо-, жет использоватьс дл обнаружени и предотвращени ошибок в прин той информации от перецатчика летательных аппаратов.

Известно устройство анализа телеметрических сигналов, содержащее после- цовательно соециненные блок выделени входного сигнала и блок задержки, а также пороговый блок и приемник 111 .

Однако известное устройство не обеспечивает необходимого быстродействи .

Цель изобретени - повышение быстродействи .

Указанна цель достигаетс тем, что в известное устройство анализа телеметрических сигналов введены последовательно соединенные элемент задержки , формирователь импульсов, элемент НЕ и первый элемент И, а также ре- гистр пам ти, блок управлени , коммутатор , блок Бычпслени конечных разностей и последовательно соединенные второй И, ключ и сумматор, выхоп

СИГНАЛОВ

которого подключен к входу приемника, а к второму входу сумматора подключен выход блока задержки, вхоц которого объединен с входом регистра пам ти, к входам сброса второго и третьего разр дов которого подключен выход первого элемента И, при этом выходы разр дов регистра пам ти через коммутатор подключены к входам блока вычислени конечных разностей, вхоц которого пои

10 ключен к входу порогового блока, причем выход порогового блока подключен к входу элемента задержки, второму входу первого элемента И и первому входз второго элемента И, к второму входу

ts которого подключен выход формировател импульсов, а второй выход третьего разр да регистра пам ти подключен к входу блока управлени , выходы которого подключены к управл ющим входам

20 коммутатора и ключа.

Claims

На чертеже привеаена структурна электрическа схема прецлагаемого устройства . Устройство анализа телеметрических сигналов содержит блок 1 выделени входного сигнала, блок 2 задержки, сум- матор 3, приемник 4, регистр 5 пам ти, коммутатор 6, блок 7 управлени , блок 8 вычислени конечных разностей, пороговый блок 9, элемент 1О задержки, формирователь 11 импульсов, элемент НЕ 12, первый 13 и второй 14 элементы И, ключ 15. Регистр 5 выполнен на чейках 16-18. Устройство работает следующим образом . Из блока 1 выделенный входной сигнал , имеющий дискретную форму, поступает в блок 2 задержки и на вход (в чейку 16) регистра 5. Пока три последовательные , значени сигнала не поступ в блок 2 задержки и в чейку 1G, сигнал в приемник 4 не поступает. Когда третье значение сигнала поступит в чей ку 16, его предыдущее значение поступа ет в чейку 17, а первое значение - в чейку 18. При этом по сигналу с блока 7 управлени срабатывает коммутатор 6 и эти три последовательные значени входного сигнала с чеек 16 - 18 регис ра 5 поступают в блок 8, с выхода кото рого вычисленные разности сигналов поступают на пороговый блок 9, где сравнивеетс с заданным порогом. На порогового блока вырабатываетс сигнал, который может иметь значени О или 1 1ФИ этом нулевое значение этого сигнала соответствует случаю, когда все три после довательные значени прин тых сигналов верные. В случае, когда хот бы одно из трех обрабатываемых значений сигнала ошибочно, сигнал на выходе порогового блока 9 имеет значение 1. В начале работы устройства формирователь 11 вырабатывает сигнал в вице . Сигналы с выходов формировател 11 и порогового блока 9 умножаютс г в элементе И 14 и на его выходе по вл етс сигнал в виде О или 1. Выходной сигйал элемента И 14 поступает одновременно с первым значением сигна« ла с выхода блока 2 задержки. Если три последовательные значени входного сигнала верны, то на первом значении сигнала с блока 2 задержки никака отметка не делаетс . При по влении четвертого значени входного сигнала на выходе блока 2 зацержки по вл етс сигнал, который представл ет второе значение входного сигна ла, поступающее в приемник 4 одновременно с выходным сигналом элемента И 14, выработанным из второго, третьего и четвертого значений сигнала с выхода регистра 5. Поскольку все четыре значени входногосигнала верны, на выходе порогового блока 9 имеетс нулевое значение сигнала. Если п тое значение входного сигнала не верно, то на выходе порогового блока 9 по вл етс единичное значение сигнала. При этом элемент И 13 вырабатывает сигнал, стирающий сигналы в чейках 17 и 18 (так как формирователь 11 на выходе имеет О). Одновременно по сигналу с блока 7 управлени размыкаютс контакты коммутатора 6, и с элемента И 14 в приемник 4 сигнал не поступает н таким образом третье и четвертое значени сигнала не отмечаютс . При поступлении п того значени сигнала в чейку 18 коммутатор 6 срабатывает, сигнал с выхода элемента И 14 1 (так как с порогового элемента поступает сигнал 1 и также с формировател 11 поступает сигнал Поэтому в сумматоре 12 п тое значение входного сигнала отмечаетс н т.д. По отмеченным значени м сигнала в приемнике 4 легко их выбрать и получить полное сведение о достоверности прин тых сигналов. Предлагаемое устройство позвол ет автоматизировать гфоцесс обработки радио-телеметрических цифровых сигналов и повысить быстродействие обработки информации , а также делает возможным обработку нелинейной информации. Формула изобретени Устройство анализа телеметрических сигналов, содержащее последовательно соединенные блок выделени входного сигнала и блока задержки, а также пороговый блок и приемник, отличающеес тем, что, с целью повьшени быстродействи , введены последовательно соединенные элемент зеШержки, формирователь импульсов, элемент НЕ и первый элемент И, а также регистр пам ти, блок управлени , коммутатор, блок вычислени конечных разностей и последовательно соединенные второй элемент И, ключ и сумматор, выход которого подключен к входу приемника, а к второму входу сумматора подключен выход блока выдержки, вход которого объединен с входом регистра пам ти, к входам сброса второго и третьего разр дов которого

подключен выход первого элемента И, при этом вьосоды разр дов регистра пам ти через коммутатор подключены к входам блока вычислени конечных разностей , выход которого подключен к входу порогового блока, причем выход порогового блока подключен к входу элемента задержки, второму входу первого элемента И и первому входу второго элемента И, к второму входу которого подключен

выход формировател импульсов, а второй выход третьего разр да регистра пам ти подключен к входу блока управлени выходы которого подключены к управл ющим входам коммутатора и ключа.

Источники «{формации, прин тые во внимание при экспертизе

1, Авторское свидетельство СССР № 183806, кл. Н 04 L 1/ОО, 1966 (прототип).